綜合考慮各I/O口的輸入阻抗

，采集速率等因素設計I/O口的外圍電路。一般決定一個I/O口的輸入阻抗有3種情況：

 

 

一般都使用4K-20K電阻做上拉，（PIC的B口內部上拉電阻約20K）。由於幹擾信號也遵循歐姆定律，所以在越存在幹擾的場合，選擇上拉電阻就要越小，因為幹擾信號在電阻上產生的電壓就越小。

 

由於上拉電阻越小就越耗電，所以在家用設計上，上拉電阻一般都是10-20K
，而在強幹擾場合上拉電阻甚至可以低到1K。（如果在強幹擾場合要拋棄B口上拉功能，一定要用外部上拉。）

 

 

可以看出用數字電路做中介可以把阻抗減低到最理想
，在許多工業控製板上可以看見大量的數字電路就是為了保證性能和保護MCU的。

 

 

由於電容是通交流阻直流的，並且幹擾信號是瞬間產生，瞬間熄滅的，所以電容可以把幹擾信號濾除。但不好的是造成I/O口收集信號的速率下降
，比如在串口上並電容是絕不可取的
，因為電容會把數字信號當幹擾信號濾掉。

 

但不能並聯電容的情況並非絕對
，如檢測開關、霍huo爾er元yuan件jian等deng器qi件jian是shi能neng夠gou進jin行xing電dian容rong並bing聯lian的de，這zhe主zhu要yao是shi因yin為wei這zhe些xie器qi件jian的de開kai關guan量liang並bing不bu具ju備bei很hen高gao的de速su率lv，因yin此ci即ji便bian增zeng添tian了le電dian容rong也ye是shi對dui信xin號hao的de采cai集ji沒mei有you什shen麼me大da影ying響xiang的de。本ben文wen從cong上shang拉la電dian阻zu的de角jiao度du出chu發fa，分fen享xiang了le對dui於yu開kai發fa過guo程cheng中zhong單dan片pian機ji抗kang幹gan擾rao的de設she計ji思si路lu，希xi望wang能neng夠gou幫bang助zhu大da家jia少shao走zou一yi些xie彎wan路lu。