電磁幹擾(EMI)是指任何在傳導或電磁場伴隨著電壓、電流的作用而產生會降低某個裝置
、設備或係統的性能，或產生不良影響的電磁現象。

 

LED電源電磁幹擾，工程師要考慮的主要方麵有：電路措施、EMI濾波、元器件選擇、屏蔽和印製電路板抗幹擾設計等。

 

對於設計LED電(dian)源(yuan)的(de)工(gong)程(cheng)師(shi)來(lai)說(shuo)，電(dian)磁(ci)幹(gan)擾(rao)問(wen)題(ti)是(shi)一(yi)直(zhi)存(cun)在(zai)於(yu)設(she)計(ji)中(zhong)的(de)一(yi)個(ge)關(guan)鍵(jian)問(wen)題(ti)。如(ru)何(he)能(neng)解(jie)決(jue)這(zhe)個(ge)問(wen)題(ti)？我(wo)們(men)先(xian)來(lai)看(kan)看(kan)影(ying)響(xiang)電(dian)磁(ci)兼(jian)容(rong)的(de)幾(ji)個(ge)因(yin)素(su)。

 

 

(1)驅動電源的電路結構

 

最初的LEDdianyuanjiushixianxingdianyuan

，danshixianxingdianyuanzaigongzuoshihuiyifaredexingshisunhaodaliangnengliang。xianxingdianyuandegongzuofangshi，shitaconggaoyabiandiyabixuyoujiangyazhuangzhi，yibandedoushibianyaqi，zaijingguozhengliushuchuzhiliudianya。suiranbenzhong
，fareliangda，youdianshi：對外幹擾小，電磁幹擾小，也容易解決。

 

而現在使用比較多的LED開關電源
，都是以 PWM形式的LED驅動電源是讓功率晶體管工作在導通和關斷狀態。在導通時
，電壓低
，電流大；關斷時，電壓高，電流小
，因此功率半導體器件上所產生的損耗也很小。缺點比較明顯的是，電磁幹擾(EMI)也更嚴重。

 

(2)開關頻率

 

LED電源的電磁兼容出現問題一般是開關電路的電源中。而開關電路是開關電源的主要幹擾源之一。

 

開關電路是LED驅動電源的核心
，開關電路主要由開關管和高頻變壓器組成。它產生的du/dt具有較大幅度的脈衝，頻帶較寬且諧波豐富。

 

這種高頻脈衝幹擾產生的主要原因是：開關管負載為高頻變壓器初級線圈，是感性負載。

 

圖1：開關脈衝尖峰的產生

 

導通瞬間，初級線圈產生很大的湧流，並在初級線圈的兩端出現較高的浪湧尖峰電壓;duankaishunjian，youyuchujixianquandeloucitong，zhishibufennengliangmeiyoucongyicixianquanchuanshudaoercixianquan，dianluzhongxingchengdaiyoujianfengdeshuaijianzhendang
，diejiazaiguanduandianyashang，xingchengguanduandianyajianfeng。

 

高頻脈衝產生更多的發射，周期性信號產生更多的發射。在LED電源係統中，開關電路產生電流尖峰信號，而當負載電流變化時也會產生電流尖峰信號。這就電磁幹擾根源之一。

 

(3)接地

 

在所有EMC題目中，主要題目是不適當的接地引起的。有三種信號接地方法：單點、多點和混合。在開關電路頻率低於1MHz時，可采用單點接地方法，但不適宜高頻；在(zai)高(gao)頻(pin)應(ying)用(yong)中(zhong)
，最(zui)好(hao)采(cai)用(yong)多(duo)點(dian)接(jie)地(di)。混(hun)合(he)接(jie)地(di)是(shi)低(di)頻(pin)用(yong)單(dan)點(dian)接(jie)地(di)
，而(er)高(gao)頻(pin)用(yong)多(duo)點(dian)接(jie)地(di)的(de)方(fang)法(fa)。地(di)線(xian)布(bu)局(ju)是(shi)關(guan)鍵(jian)，高(gao)頻(pin)數(shu)字(zi)電(dian)路(lu)和(he)低(di)電(dian)平(ping)模(mo)擬(ni)電(dian)路(lu)的(de)接(jie)地(di)電(dian)路(lu)盡(jin)不(bu)能(neng)混(hun)合(he)。

 

(4)PCB設計

 

適當的印刷電路板(PCB)布線對防止EMI是至關重要的。

 

(5)智能LED電源的複位電路設計

 

在LED電源中，有不少智能LED電源采用單片機控製，並且有的LED電源采用單片機控製開關電路的占空比，單片機的看門狗係統對整個LED電源的運行起著特別重要的作用
，由於所有的幹擾源不可能全部被隔離或往除，一旦進進CPU幹擾程序的正常運行，那麼複位係統結合軟件處理措施就成了一道有效的糾錯防禦的屏障了。常用的複位係統有以下兩種：

 

①外部複位係統。外部"看門狗"電路可以自己設計也可以用專門的"看門狗"芯片來搭建。這樣，假如程序係統陷進一個死循環，而該循環中恰巧有著"喂狗"信號的話，那麼該複位電路就無法實現它的應有的功能了。

 

②現在越來越多的LED電源都帶有自己的片上複位係統
，這樣用戶就可以很方便的使用其內部的複位定時器了，但是

，有些智能LED電源的控製電路複位指令太過於簡單，這樣也會存在象上述死循環那樣的"喂狗"指令
，使其失往監控作用。

 

要解決LED驅動電源的電磁幹擾問題，可從以下幾個方麵入手：

 

1.減少開關電源本身的幹擾

 

①軟開關技術：在原有的硬開關電路中增加電感和電容元件，利用電感和電容的諧振，降低開關過程中的du/dt和di/dt

，使開關器件開通時電壓的下降先於電流的上升，或關斷時電流的下降先於電壓的上升
，來消除電壓和電流的重疊。

 

②開關頻率調製技術：通過調製開關頻率fc，把集中在fc及其諧波2fc、3fc…上的能量分散到它們周圍的頻帶上，以降低各個頻點上的EMI幅值。

 

③元器件的選擇：選擇不易產生噪聲、不易傳導和輻射噪聲的元器件。通常特別值得注意的是，二極管和變壓器等繞組類元器件的選用。反向恢複電流小
、恢複時間短的快速恢複二極管是開關電源高頻整流部分的理想器件。

 

④ 合理使用電磁幹擾濾波器：EMI濾波器的主要目的之一，電網噪聲是電磁幹擾的一種，它屬於射頻幹擾(RFI),其傳導噪聲的頻譜大致為10KHz~30MHz，最高可達150MHz。

 

在一般情況下，差模幹擾幅度小
，頻率低，所造成的幹擾較小;gongmoganraofududa，pinlvgao
，haikeyitongguodaoxianchanshengfushe，suozaochengdeganraojiaoda。yuxueruochuandaoganrao
，zuiyouxiaodefangfajiushizaikaiguandianyuanshuruheshuchudianluzhongjiazhuangdianciganraolvboqi。

 

LED電源一般采用簡易式單級EMI濾波器，主要包括共模扼流圈和濾波電容。

 

圖2為常用的LED電源濾波器
，L、C1和C2用來濾除共模幹擾，C3和C4濾除串模幹擾。當出現共模幹擾時
，由於Lzhonglianggexianquandecitongfangxiangxiangtong，jingguoouhehouzongdianganliangxunsuzengda

，yinciduigongmoxinhaochengxianhendadegankang，shizhiburongyitongguo
，guchengzuogongmoeliuquan。tadelianggexianquanfenbieraozaidisunhao、高導磁率的鐵氧體磁環上。R為泄放電阻，可將C3上積累的電荷泄放掉
，避免因電荷積累而影響濾波特性，斷電後還能使電源的進線端L、N不帶電
，保證使用的安全性。

 

圖2 常用的LED電源濾波器

 

⑤ EMI濾波器能有效抑製開關電源適配器的電磁幹擾

 

圖3中曲線a為不加EMI濾波器時開關電源適配器上0.15MHz~30MHz傳導噪聲的波形。

 

曲線b是加入EMI濾波器後的波形
，它能將電磁幹擾衰減50分貝(Uv)~70分貝(uV)。顯然
，插入EMI濾波器的效果更佳。

 

設置電磁幹擾濾波器加入前後傳輸到負載上的噪聲電壓分別為U1和U2，計算公式是20lgU1/U2。

 

插入損耗用分貝dB表示，分貝值愈大，說明抑製噪聲幹擾的能力愈強。

 

測量加入損耗的電路如圖3所示。e是噪聲信號發生器，Zi是信號源的內部阻抗

，ZL是負載阻抗，一般取50歐姆。噪聲頻率範圍可選10KHz~30MHz。首先要在不同頻率下分別測出加入EMI濾波器前後負載兩端的噪聲壓降U1
、U2，再代入公式20lgU1/U2計算出每個頻點的插入損耗值，最後彙出插入損耗曲線。

 

圖3：加入EMI濾波器前後的情況

 

2.切斷幹擾信號的傳播途徑

 

①電源線幹擾可以使用電源線濾波器濾除。一個合理有效的開關電源EMI濾波器應該對電源線上差模和共模幹擾都有較強的抑製作用。

 

②改善PCB板的電磁兼容性設計

 

PCB是LED電源係統中電路元件和器件的支撐件
，它提供電路元件和器件之間的電氣連接。隨著電子技術的飛速發展，PCB的密度越來越高。PCB設計的好壞對LED電源係統的電磁兼容性影響很大。

 

實踐證實
，即使電路原理圖設計正確，印刷電路板設計不當，也會對LED電源係統的可靠性產生不利影響。

 

PCB抗幹擾設計主要包括PCB布局、布線及接地，其目的是減小PCB的電磁輻射和PCB上電路之間的串擾。

 

還有，一般變壓器電磁幹擾引發的交流聲頻率一般為50HZ左右，而地線布線不當導致的交流聲
，由於整流電路的倍頻作用頻率約為100HZ，仔細區分還是可以察覺的。

 

正確的布線方法是，選擇主濾波電容引腳作為集中接地點

，強、弱信號地線嚴格區分開，在總接地點彙總。

 

因此

，在設計印刷電路板的時候，應留意采用正確的方法
，遵守PCB設計的一般原則，並應符合抗幹擾的設計要求。

 

3.增強受幹擾體的抗幹擾能力

 

在LED電源係統中輸進/輸出也是幹擾源的傳導線，和接收射頻幹擾信號的拾檢源
，我們設計時一般要采取有效的措施：

 

①采用必要的共模/差模抑製電路
，同時也要采取一定的濾波和防電磁屏蔽措施以減小幹擾的進進。

 

②在條件許可的情況下盡可能采取各種隔離措施(如光電隔離或者磁電隔離)
，從而阻斷幹擾的傳播。

 

③防雷擊措施

 

我們還需要知道的是

，對於室外使用的LED電源係統或從室外排擠引進室內的電源線、信號線，要考慮係統的防雷擊題目。常用的防雷擊器件有：氣體放電管、TVS(Transient Voltage Suppression)等。氣體放電管是當電源的電壓大於某一數值時



，通常為數十V或數百V，氣體擊穿放電

，將電源線上強衝擊脈衝導進大地。TVS可以看成兩個並聯且方向相反的齊納二極管
，當兩端電壓高於某一值時導通。其特點是可以瞬態通過數百乃上千A的電流。


推薦閱讀：