有人說過
，世界上隻有兩種電子工程師：經曆過電磁幹擾的和沒有經曆過電磁幹擾的。伴隨著PCB走線速遞的增加，電磁兼容設計是我們電子工程師不得不考慮的問題。麵對一個設計
，當進行一個產品和設計的EMC分析時，有以下5 個重要屬性需考慮：
 

(1) 關鍵器件尺寸：產生輻射的發射器件的物理尺寸。射頻(RF) 電流將會產生電磁場
，該電磁場會通過機殼泄漏而脫離機殼。PCB 上的走線長度作為傳輸路徑對射頻電流具有直接的影響。

　　

(2) 阻抗匹配：源和接收器的阻抗，以及兩者之間的傳輸阻抗。

　　

(3)幹擾信號的時間特性：這個問題是連續(周期信號)事件，還是僅僅存在於特定操作周期(例如，單次的可能是某次按鍵操作或者上電幹擾
，周期性的磁盤驅動操作或網絡突發傳輸)。

　　

(4) 幹擾信號的強度：源能量級別有多強，並且它產生有害幹擾的潛力有多大。

　　

(5)幹擾信號的頻率特性：使用頻譜儀進行波形觀察
，觀察到的問題在頻譜的哪個位置，便於找到問題的所在。

　　

另(ling)外(wai)，一(yi)些(xie)低(di)頻(pin)電(dian)路(lu)的(de)設(she)計(ji)習(xi)慣(guan)需(xu)要(yao)注(zhu)意(yi)。例(li)如(ru)我(wo)慣(guan)用(yong)的(de)單(dan)點(dian)接(jie)地(di)對(dui)於(yu)低(di)頻(pin)應(ying)用(yong)是(shi)非(fei)常(chang)適(shi)合(he)的(de)
，但(dan)是(shi)和(he)公(gong)司(si)大(da)牛(niu)聊(liao)天(tian)，發(fa)現(xian)不(bu)適(shi)合(he)於(yu)射(she)頻(pin)信(xin)號(hao)場(chang)合(he)
，因(yin)為(wei)射(she)頻(pin)信(xin)號(hao)場(chang)合(he)存(cun)在(zai)更(geng)多(duo)的(de)EMI 問題。相信有些工程師將單點接地應用到所有產品設計中，而沒有認識到使用這種接地方法可能會產生更多或更複雜的電磁兼容問題。

womenhaiyinggaizhuyidianluzujianneidedianliuliuxiang。youdianluzhishiwomenzhidao，dianliucongdianyagaodedifangliuxiangdidedifang，bingqiedianliuzongshitongguoyitiaohuogengduotiaolujingzaiyigebihuandianluzhongliudong，yinciyigezuixiaohuiluheyigehenzhongyaodedinglv。zhenduinaxieceliangdaoganraodianliudefangxiang，tongguoxiugaiPCB走線，使其不影響負載或敏感電路。那些要求從電源到負載的高阻抗路徑的應用，必須考慮返回電流可以流過的所有可能的路徑。

　　

還有一個PCB走線的問題。導線或走線的阻抗包含電阻R和感抗 ，在高頻時阻抗 ， 沒有容抗 存在。當走線頻率高於100kHz 以上時，導線或走線變成了電感。在音頻以上工作的導線或走線可能成為射頻天線。在EMC的規範中，不容許導線或走線在某一特定頻率的λ/20 以下工作(天線的設計長度等於某一特定頻率的λ/4 或λ/2，)，當不小心那麼設計時，走線變成了一根高效能的天線，這讓後期的調試變得更加棘手。

　　

 

第一
，要考慮PCB 的尺寸大小。PCB 的尺寸過大時，隨著走線的增長使係統抗幹擾能力下降，成本增加，而尺寸過小容易引起散熱和互擾的問題。

 

第二，再確定特殊元件(如時鍾元件)的位置(時鍾走線最好周圍不鋪地和不走在關鍵信號線的上下，避免幹擾)。

 

第三，依據電路功能，對PCB整體進行布局。在元器件布局上，相關的元器件盡量靠近
，這樣可以獲得較好的抗幹擾效果。