電磁兼容設計通常要運用各項控製技術

，一般來說，越接近EMI源，實現EM控製所需的成本就越小。PCB上的集成電路芯片是EMI最主要的能量來源
，因此，如果能夠深入了解集成電路芯片的內部特征
，可以簡化PCB和係統級設計中的EMI控製。

集成電路EMl來源

PCB中集成電路EMI的來源主要有：數字集成電路從邏輯高到邏輯低之間轉換或者從邏輯低到邏輯高之間轉換過程中，輸出端產生的方波信號頻率導致的EMl信號電壓和信號電流電場和磁場芯片自身的電容和電感等。

集成電路芯片輸出端產生的方波中包含頻率範圍寬廣的正弦諧波分量，這些正弦諧波分量構成工程師所關心的EMI頻率成分。最高EMI頻率也稱為EMI發射帶寬，它是信號上升時間(而不是信號頻率)的函數。

計算EMI發射帶寬的公式為： f＝0．35／Tr

式中，廠是頻率，單位是GHz
；7r是信號上升時間或者下降時間，單位為ns。

從、L：述麼：式中可以看出，如果電路的開關頻率為50MHz
，而采用的集成電路芯片的上升時間是1ns
，那麼該電路的最高EMI發射頻率將達到350MHz
，遠遠大於該電路的開關頻率。而如果彙的—上升時間為5肋Fs，那麼該電路的最高EMI發射頻率將高達700MHz。

電路中的每一個電壓值都對應一定的電流，同樣每一個電流都存在對應的電壓。當IC的de輸shu出chu在zai邏luo輯ji高gao到dao邏luo輯ji低di或huo者zhe邏luo輯ji低di到dao邏luo輯ji高gao之zhi間jian變bian換huan時shi，這zhe些xie信xin號hao電dian壓ya和he信xin號hao電dian流liu就jiu會hui產chan生sheng電dian場chang和he磁ci場chang，而er這zhe些xie電dian場chang和he磁ci場chang的de最zui高gao頻pin率lv就jiu是shi發fa射she帶dai寬kuan。電dian場chang和he磁ci場chang的de強qiang度du以yi及ji對dui外wai輻fu射she的de百bai分fen比bi，不bu僅jin是shi信xin號hao上shang升sheng時shi間jian的de函han數shu
，同tong時shi也ye取qu決jue於yu對dui信xin號hao源yuan到dao負fu載zai點dian之zhi間jian信xin號hao通tong道dao上shang電dian容rong和he電dian感gan的de控kong製zhi的de好hao壞huai
，因yin此ci
，信xin號hao源yuan位wei於yuPCB板的彙內部，而負載位於其他的IC內部，這些IC可能在PCB上，也可能不在該PCB上。為了有效地控製EMI，不僅需要關注彙；芭片自身的電容和電感
，同樣需要重視PCB上存在的電容和電感。

當信號電壓與信號回路之間的鍋合不緊密時，電路的電容就會減小，因而對電場的抑製作用就會減弱，從而使EMI增大；電路中的電流也存在同樣的情況

，如果電流同返回路徑之間鍋合不；佳，勢必加大回路上的電感
，從而增強了磁場，最終導致EMI增加。這充分說明
，對電場控製不佳通常也會導致磁場抑製不佳。用來控製電路板中電磁場的措施與用來抑製IC封裝中電磁場的措施大體相似。正如同PCB設計的情況
，IC封裝設計將極大地影響EMI。

電路中相當一部分電磁輻射是由電源總線中的電壓瞬變造成的。當彙的輸出級發：跳變並驅動相連的PCB線為邏輯“高”時，彙芯片將從電源中吸納電流，提供輸出級月需的能量。對於IC不斷轉換所產生的超高頻電流而言，電源總線姑子PCB上的去輥網絡止於彙的輸出級。如果輸出級的信號上升時間為1．0ns，那麼IC要在1．0ns這麼短的時P內從電源上吸納足夠的電流來驅動PCB上的傳輸線。電源總線上電壓的瞬變取決於電源j線路徑上的申。感、吸納的電流以及電流的傳輸時間。電壓的瞬變由下麵的公式所定義：

式中，L是電流傳輸路徑上電感的值
；dj表示信號上升時間間隔內電流的變化；dz表示d流的傳輸時間(信號的上升時間)的變化。

由於IC管(guan)腳(jiao)以(yi)及(ji)內(nei)部(bu)電(dian)路(lu)都(dou)是(shi)電(dian)源(yuan)總(zong)線(xian)的(de)一(yi)部(bu)分(fen)，而(er)且(qie)吸(xi)納(na)電(dian)流(liu)和(he)輸(shu)出(chu)信(xin)號(hao)的(de)上(shang)於(yu)時(shi)間(jian)也(ye)在(zai)一(yi)定(ding)程(cheng)度(du)上(shang)取(qu)決(jue)於(yu)彙(hui)的(de)工(gong)藝(yi)技(ji)術(shu)
，因(yin)此(ci)選(xuan)擇(ze)合(he)適(shi)的(de)彙(hui)就(jiu)可(ke)以(yi)在(zai)很(hen)大(da)程(cheng)度(du)上(shang)控(kong)偉(wei)上(shang)述(shu)公(gong)式(shi)中(zhong)提(ti)到(dao)的(de)三(san)個(ge)要(yao)素(su)。

封裝特征在電磁幹擾控製中的作用

IC封裝通常包括矽基芯片、一個小型的內部PCB以及焊盤。矽基芯片安裝在小型64PCB上
，通過綁定線實現矽基芯片與焊盤之間的連接
，在某些封裝中也可以實現直接連接小型PCB實(shi)現(xian)矽(gui)基(ji)芯(xin)片(pian)上(shang)的(de)信(xin)號(hao)和(he)電(dian)源(yuan)與(yu)彙(hui)封(feng)裝(zhuang)上(shang)的(de)對(dui)應(ying)管(guan)腳(jiao)之(zhi)間(jian)的(de)連(lian)接(jie)，這(zhe)樣(yang)就(jiu)實(shi)到(dao)了(le)矽(gui)基(ji)芯(xin)片(pian)上(shang)信(xin)號(hao)和(he)電(dian)源(yuan)節(jie)點(dian)的(de)對(dui)外(wai)延(yan)伸(shen)。因(yin)此(ci)，該(gai)彙(hui)的(de)電(dian)源(yuan)和(he)信(xin)號(hao)的(de)傳(chuan)輸(shu)路(lu)徑(jing)包(bao)括(kuo)餡(xian)基(ji)芯(xin)片(pian)、與小型PCB之間的連線
、PCB走線以及彙封裝的輸入和輸出管腳。對電容和宅感(對應於電場和磁場)控製的好壞在很大程度上取決於整個傳輸路徑設計的好壞，某些設計特征將直接影響整個IC芯片封裝的電容和電感。

圖題：IC芯片

xiankanguijixinpianyuneibuxiaodianlubanzhijiandelianjiefangshi。xuduodehuixinpiandoucaiyongbangdingxianlaishijingguijixinpianyuneibuxiaodianlubanzhijiandelianjie，zheshiyizhongzaiguijixinpianyuneibuxiaodianlubanzhijiandejixi6t電線。這種技術之所以應用廣泛是因為矽基芯片和內部小電路板的熱脹係數(CU)相近‘芯片本身是一種矽基器件
，其熱脹係數與典型的PCB材料(如環氧樹脂)的熱脹係數有相大的差別。如：果矽基芯片的電氣連接點直接安裝在內部小PCB上的話，那麼在一段相對較短的時間之後
，IC封feng裝zhuang內nei部bu溫wen度du的de變bian化hua導dao致zhi熱re脹zhang冷leng縮suo，這zhe種zhong方fang式shi的de連lian接jie就jiu會hui因yin為wei斷duan裂lie而er失shi效xiao。綁bang定ding線xian是shi一yi種zhong適shi應ying這zhe種zhong特te殊shu環huan境jing的de引yin線xian方fang式shi，它ta可ke以yi承cheng受shou較jiao大da負fu荷he的de彎wan曲qu變bian形xing而er不bu容rong易yi斷duan裂lie。

采(cai)用(yong)綁(bang)定(ding)線(xian)的(de)問(wen)題(ti)在(zai)於(yu)，每(mei)一(yi)個(ge)信(xin)號(hao)或(huo)者(zhe)電(dian)源(yuan)線(xian)的(de)電(dian)流(liu)環(huan)路(lu)麵(mian)積(ji)的(de)增(zeng)加(jia)將(jiang)導(dao)致(zhi)電(dian)感(gan)值(zhi)升(sheng)高(gao)。獲(huo)得(de)較(jiao)低(di)電(dian)感(gan)值(zhi)的(de)優(you)良(liang)設(she)計(ji)就(jiu)是(shi)實(shi)現(xian)矽(gui)基(ji)芯(xin)片(pian)與(yu)內(nei)部(bu)PCB之間的直接連接，也就是說矽基芯片的連接點直接聯結在PCB的焊盤上。這就要求選擇使用一種特殊的PCBbanjicailiao，zhezhongcailiaoyinggaijuyoujididerepengzhangxishu。erxuanzezhezhongcailiaojiangdaozhihuixinpianzhengtichengbendezengjia，yinercaiyongzhezhonggongyijishudexinpianbingbuchangjian
，danshizhiyaozhezhongjiangguijixinpianyuzaitiPCB直接連接的IC存在：並且在設計方案中可行，那麼采用這樣的IC器件就是較好的選擇。

yibanlaishuo，zaihuifengzhuangshejizhong
，jiangdidianganbingqiezengdaxinhaoyuduiyinghuiluzhijianhuozhedianyuanyudizhijiandianrongshixuanzejichengdianluxinpianguochengdeshouyaokaolvyinsu。julilaishuo，xiaojianjudebiaomiantiezhuangyudajianjudebiaomiantiezhuang：工藝相比，應該優先考慮選擇采用小間距的表麵貼裝工藝封裝的彙芯片
，而這兩種類型的表麵貼裝工藝封裝的IC芯片都優於過孔引線類型的封裝。BGAfengzhuangdehuixinpiantongrenhechangyongdefengzhuangleixingxiangbijuyouzuidideyinxiandiangan。congdianronghediangankongzhidejiaodulaikan，xiaoxingdefengzhuanghegengxidejianjutongchangzongshidaibiaoxingnengdetigao。

引yin線xian結jie構gou設she計ji的de一yi個ge重zhong要yao特te征zheng是shi管guan腳jiao的de分fen配pei。由you於yu電dian感gan和he電dian容rong值zhi的de大da小xiao都dou取qu決jue於yu信xin號hao或huo者zhe是shi電dian源yuan與yu返fan回hui路lu徑jing之zhi間jian的de接jie近jin程cheng度du，因yin此ci要yao考kao慮lv足zu夠gou多duo的de返fan回hui路lu徑jing。

電dian源yuan管guan腳jiao和he地di管guan腳jiao應ying該gai成cheng對dui分fen配pei


，每mei一yi個ge電dian源yuan管guan腳jiao都dou應ying該gai有you對dui應ying的de地di管guan腳jiao相xiang鄰lin分fen布bu，而er且qie在zai這zhe種zhong引yin線xian結jie構gou中zhong應ying該gai分fen配pei多duo個ge電dian源yuan管guan腳jiao和he地di管guan腳jiao對dui。這zhe兩liang方fang麵mian的de特te征zheng都dou將jiang極ji大da地di降jiang低di電dian源yuan和he地di之zhi間jian的de環huan路lu電dian感gan


，有you助zhu於yu減jian少shao電dian源yuan總zong線xian上shang的de電dian壓ya瞬shun變bian，從cong而er降jiang低diEAdI。由於習慣上的原因
，現在市場上的許多彙芯片並沒有完全遵循上述設計規則
，但IC設計和生產廠商都深刻理解這種設計方法的優點，因而在新的IC芯片設計和發布時IC廠商更關注電源的連接。

理想情況下

，需要為每一個信號管腳都分配一個相鄰的信號返回管腳(如地管腳)。實際情況並非如此，眾多的IC廠商是采用其他折中方法。在BGA封(feng)裝(zhuang)中(zhong)，一(yi)種(zhong)行(xing)之(zhi)有(you)效(xiao)的(de)設(she)計(ji)方(fang)法(fa)是(shi)在(zai)每(mei)組(zu)八(ba)個(ge)信(xin)號(hao)管(guan)腳(jiao)的(de)中(zhong)心(xin)設(she)置(zhi)一(yi)個(ge)信(xin)號(hao)的(de)返(fan)回(hui)管(guan)腳(jiao)，在(zai)這(zhe)種(zhong)管(guan)腳(jiao)排(pai)列(lie)方(fang)式(shi)下(xia)，每(mei)一(yi)個(ge)信(xin)號(hao)與(yu)信(xin)號(hao)返(fan)回(hui)路(lu)徑(jing)之(zhi)間(jian)僅(jin)相(xiang)差(cha)一(yi)個(ge)管(guan)腳(jiao)的(de)距(ju)離(li)。而(er)對(dui)於(yu)四(si)方(fang)扁(bian)平(ping)封(feng)裝(zhuang)(QFP)或者其他鷗翼(gullw切g)型封裝形式的IC來說，在信號組的中心放置一個信號的返回路徑是不現實的，即便這樣也必須保證每隔4到6個管腳就放置一個信號返回管腳。需要注意的是
，不同的彙工藝技術可能采用不同的信號返回電壓。有的IC使用地管腳(如TIL器件)作為信號的返回路徑，而有的IC則使用電源管腳(如絕大多數的ECI‘器件)作為信號的返回路徑
，也有的IC同時使用電源管腳和地管腳(比如大多數的CMoS器件)作為信號的返回路徑。因此設計工程師必須熟悉設計中使用的IC芯片邏輯係列，了解它們的相關工作情況。

IC芯片中電源和地管腳的合理分布不僅能夠降低EMI
，而且可以極大地改善地彈反射(ground boltnce)效xiao果guo。當dang驅qu動dong傳chuan輸shu線xian的de器qi件jian試shi圖tu將jiang傳chuan輸shu線xian下xia拉la到dao邏luo輯ji低di時shi
，地di彈dan反fan射she卻que仍reng然ran維wei持chi該gai傳chuan輸shu線xian在zai邏luo輯ji低di閉bi值zhi電dian平ping之zhi上shang
，地di彈dan反fan射she可ke能neng導dao致zhi電dian路lu的de失shi效xiao或huo者zhe出chu現xian故gu障zhang。

IC封裝中另一個需要關注的重要問題是芯片內部的PCB設計
，內部PCB通常也是IC封裝中最大的組成部分，在內部PCB設計時如果能夠實現電容和電感的嚴格控製，將極大地改善係統的整體EMI性能。如果這是一個兩層的PCB板，至少要求PCB板的一麵為連續的地平麵層
，PCB板的另一麵是電源和信號的布線層。更理想的情況是四層的PCB板
，中間的兩層分別是電源和地平麵層

，外麵的兩層作為信號的布線層。由於彙封裝內部的PCB通常都非常薄，四層板結構的設計將引出兩個高電容
、低(di)電(dian)感(gan)的(de)布(bu)線(xian)層(ceng)，它(ta)特(te)別(bie)適(shi)合(he)於(yu)電(dian)源(yuan)分(fen)配(pei)以(yi)及(ji)需(xu)要(yao)嚴(yan)格(ge)控(kong)製(zhi)的(de)進(jin)出(chu)該(gai)封(feng)裝(zhuang)的(de)輸(shu)入(ru)輸(shu)出(chu)信(xin)號(hao)。低(di)阻(zu)抗(kang)的(de)平(ping)麵(mian)層(ceng)可(ke)以(yi)極(ji)大(da)地(di)降(jiang)低(di)電(dian)源(yuan)總(zong)線(xian)亡(wang)的(de)電(dian)壓(ya)瞬(shun)變(bian)
，從(cong)而(er)極(ji)大(da)地(di)改(gai)善(shan)EMI性能。這種受控的信號線不僅有利於降低EMI，同樣對於確保進出彙的信號的完整性也起到重要的作用。