一:原理圖設計：
1、時鍾芯片的電源與其它電源用磁珠隔開，磁珠後加去耦電容，去耦電容由22uF的鉭電容和0.1uF
、0.01uF、0.001uF的瓷片電容組成
，這些電容可分別針對不同頻率的噪聲進行濾波。

通常，22uF適用於10MHz以下的噪聲，0.1uF適用於5MHz~66MHz，0.01uF適用於40MHz~80MHz，0.001uF則適用於更高頻率的噪聲。

示意圖如下

，可根據實際使用情況對電容進行調整。 

 
圖1 時鍾芯片的去耦電容
 

2、在時鍾信號線上，通常需進行源端阻抗匹配，如33R的匹配電阻；同時
，在匹配電阻之後

，對於頻率高於66MHz的時鍾，加一個3~5pF的電容，對於頻率低於66MHz的時鍾，可加一個10~15pF的電容
，形成RC濾波器，抑製500M以上的高頻輻射。其中，加大R和C可減小EMI輻射，但時鍾波形也會變差。

圖2 時鍾線的處理

二：PCB設計：

1、時鍾芯片的電源去耦電容應盡量靠近芯片的電源管腳放置。

2
、盡量控製時鍾線的過孔數
，通常不要超過2個。

3、如果時鍾線有過孔
，可在過孔的相鄰位置
，加一個旁路電容，以確保時鍾線換層後
，參考層（相鄰層）的電流回路連續。如下圖：

圖3 過孔處的旁路電容

4
、所有時鍾線原則上不允許跨島。當時鍾頻率較高時，若實在做不到不跨島，可在兩個跨島之間靠近時鍾線的地方放置一個0.1uF的電容，以形成鏡像通路。

5、時鍾線要遠離其它信號線
，最好進行包地處理。

6、時鍾的上下拉電阻盡量靠近時鍾芯片放置。

7、進行繞線時，進去的線和出來的線應盡量遠。