【導讀】混合集成電路（Hybrid Integrated Circuit）是由半導體集成工藝與厚（薄）mogongyijieheerzhichengdejichengdianlu。hunhejichengdianlushizaijipianshangyongchengmofangfazhizuohoumohuobomoyuanjianjiqihulianxian，bingzaitongyijipianshangjiangfenlidebandaotixinpian、單片集成電路或微型元件混合組裝，再外加封裝而成。具有組裝密度大、可靠性高、電性能好等特點。

混合集成電路（Hybrid Integrated Circuit）是由半導體集成工藝與厚（薄）mogongyijieheerzhichengdejichengdianlu。hunhejichengdianlushizaijipianshangyongchengmofangfazhizuohoumohuobomoyuanjianjiqihulianxian
，bingzaitongyijipianshangjiangfenlidebandaotixinpian

、單片集成電路或微型元件混合組裝，再外加封裝而成。具有組裝密度大


、可靠性高
、電性能好等特點。

隨著電路板尺寸變小、布(bu)線(xian)密(mi)度(du)加(jia)大(da)以(yi)及(ji)工(gong)作(zuo)頻(pin)率(lv)的(de)不(bu)斷(duan)提(ti)高(gao)，電(dian)路(lu)中(zhong)的(de)電(dian)磁(ci)幹(gan)擾(rao)現(xian)象(xiang)也(ye)越(yue)來(lai)越(yue)突(tu)出(chu)，電(dian)磁(ci)兼(jian)容(rong)問(wen)題(ti)也(ye)就(jiu)成(cheng)為(wei)一(yi)個(ge)電(dian)子(zi)係(xi)統(tong)能(neng)否(fou)正(zheng)常(chang)工(gong)作(zuo)的(de)關(guan)鍵(jian)。電(dian)路(lu)板(ban)的(de)電(dian)磁(ci)兼(jian)容(rong)設(she)計(ji)成(cheng)為(wei)係(xi)統(tong)設(she)計(ji)的(de)關(guan)鍵(jian)。

2電磁兼容原理

電dian磁ci兼jian容rong是shi指zhi電dian子zi設she備bei和he電dian源yuan在zai一yi定ding的de電dian磁ci幹gan擾rao環huan境jing下xia正zheng常chang可ke靠kao工gong作zuo的de能neng力li，同tong時shi也ye是shi電dian子zi設she備bei和he電dian源yuan限xian製zhi自zi身shen產chan生sheng電dian磁ci幹gan擾rao和he避bi免mian幹gan擾rao周zhou圍wei其qi它ta電dian子zi設she備bei的de能neng力li。

任何一個電磁幹擾的發生必須具備三個基本條件：首先要具備幹擾源，也就是產生有害電磁場的裝置或設備;其次是要具有傳播幹擾的途徑，通常認為有兩種方式：傳導耦合方式和輻射耦合方式，第三是要有易受幹擾的敏感設備。

因此，解決電磁兼容性問題應針對電磁幹擾的三要素，逐一進行解決：減小幹擾發生元件的幹擾強度;切斷幹擾的傳播途徑;降低係統對幹擾的敏感程度。

混合集成電路設計中存在的電磁幹擾有：傳導幹擾、串音幹擾以及輻射幹擾。

在解決EMI問題時
，首先應確定發射源的耦合途徑是傳導的、輻fu射she的de
，還hai是shi串chuan音yin。如ru果guo一yi個ge高gao幅fu度du的de瞬shun變bian電dian流liu或huo快kuai速su上shang升sheng的de電dian壓ya出chu現xian在zai靠kao近jin載zai有you信xin號hao的de導dao體ti附fu近jin，電dian磁ci幹gan擾rao的de問wen題ti主zhu要yao是shi串chuan音yin。如ru果guo幹gan擾rao源yuan和he敏min感gan器qi件jian之zhi間jian有you完wan整zheng的de電dian路lu連lian接jie，則ze是shi傳chuan導dao幹gan擾rao。而er在zai兩liang根gen傳chuan輸shu高gao頻pin信xin號hao的de平ping行xing導dao線xian之zhi間jian則ze會hui產chan生sheng輻fu射she幹gan擾rao。

3電磁兼容設計

zaihunhejichengdianludiancijianrongxingshejishishouxianyaozuogongnengxingjianyan
，zaifanganyiquedingdedianluzhongjianyandiancijianrongxingzhibiaonengfoumanzuyaoqiu，ruobumanzujiuyaoxiugaicanshulaidadaozhibiao，rufashegonglv、工作頻率、重新選擇器件等。其次是做防護性設計

，包括濾波、屏蔽、接(jie)地(di)與(yu)搭(da)接(jie)設(she)計(ji)等(deng)。第(di)三(san)是(shi)做(zuo)布(bu)局(ju)的(de)調(tiao)整(zheng)性(xing)設(she)計(ji)，包(bao)括(kuo)總(zong)體(ti)布(bu)局(ju)的(de)檢(jian)驗(yan)
，元(yuan)器(qi)件(jian)及(ji)導(dao)線(xian)的(de)布(bu)局(ju)檢(jian)驗(yan)等(deng)。通(tong)常(chang)，電(dian)路(lu)的(de)電(dian)磁(ci)兼(jian)容(rong)性(xing)設(she)計(ji)包(bao)括(kuo)：工藝和部件的選擇、電路布局及導線的布設等。

3.1工藝和部件的選取

混合集成電路有三種製造工藝可供選擇

，單層薄膜
、多層厚膜和多層共燒厚膜。薄膜工藝能夠生產高密度混合電路所需的小尺寸
、低功率和高電流密度的元器件
，具有高質量、穩定、可靠和靈活的特點，適合於高速高頻和高封裝密度的電路中。但隻能做單層布線且成本較高。

多層厚膜工藝能夠以較低的成本製造多層互連電路， 從cong電dian磁ci兼jian容rong的de角jiao度du來lai說shuo，多duo層ceng布bu線xian可ke以yi減jian小xiao線xian路lu板ban的de電dian磁ci輻fu射she並bing提ti高gao線xian路lu板ban的de抗kang幹gan擾rao能neng力li。因yin為wei可ke以yi設she置zhi專zhuan門men的de電dian源yuan層ceng和he地di層ceng，使shi信xin號hao與yu地di線xian之zhi間jian的de距ju離li僅jin為wei層ceng間jian距ju離li。這zhe樣yang，板ban上shang所suo有you信xin號hao的de回hui路lu麵mian積ji就jiu可ke以yi降jiang至zhi最zui小xiao

，從cong而er有you效xiao減jian小xiao差cha模mo輻fu射she。

其(qi)中(zhong)多(duo)層(ceng)共(gong)燒(shao)厚(hou)膜(mo)工(gong)藝(yi)具(ju)有(you)更(geng)多(duo)的(de)優(you)點(dian)
，是(shi)目(mu)前(qian)無(wu)源(yuan)集(ji)成(cheng)的(de)主(zhu)流(liu)技(ji)術(shu)。它(ta)可(ke)以(yi)實(shi)現(xian)更(geng)多(duo)層(ceng)的(de)布(bu)線(xian)，易(yi)於(yu)內(nei)埋(mai)元(yuan)器(qi)件(jian)
，提(ti)高(gao)組(zu)裝(zhuang)密(mi)度(du)
，具(ju)有(you)良(liang)好(hao)的(de)高(gao)頻(pin)特(te)性(xing)和(he)高(gao)速(su)傳(chuan)輸(shu)特(te)性(xing)。此(ci)外(wai)，與(yu)薄(bo)膜(mo)技(ji)術(shu)具(ju)有(you)良(liang)好(hao)的(de)兼(jian)容(rong)性(xing)，二(er)者(zhe)結(jie)合(he)可(ke)實(shi)現(xian)更(geng)高(gao)組(zu)裝(zhuang)密(mi)度(du)和(he)更(geng)好(hao)性(xing)能(neng)的(de)混(hun)合(he)多(duo)層(ceng)電(dian)路(lu)。

混合電路中的有源器件一般選用裸芯片，沒有裸芯片時可選用相應的封裝好的芯片
，為得到最好的EMC特性，盡量選用表貼式芯片。選擇芯片時在滿足產品技術指標的前提下，盡量選用低速時鍾。在HC能用時絕不使用AC，CMOS4000能行就不用HC。電容應具有低的等效串聯電阻

，這樣可以避免對信號造成大的衰減。

混合電路的封裝可采用可伐金屬的底座和殼蓋

，平行縫焊
，具有很好的屏蔽作用。

3.2電路的布局

在進行混合微電路的布局劃分時
，首先要考慮三個主要因素：輸入/輸出引腳的個數，器件密度和功耗。一個實用的規則是片狀元件所占麵積為基片的20%，每平方英寸耗散功率不大於2W。

在器件布置方麵
，原則上應將相互有關的器件盡量靠近
，將數字電路、模擬電路及電源電路分別放置，將高頻電路與低頻電路分開。易產生噪聲的器件、小電流電路、dadianliudianludengyingjinliangyuanliluojidianlu。duishizhongdianluhegaopindianludengzhuyaoganraohefusheyuanyingdanduanpai，yuanlimingandianlu。shurushuchuxinpianyaoweiyujiejinhunhedianlufengzhuangdeI/O出口處。

高gao頻pin元yuan器qi件jian盡jin可ke能neng縮suo短duan連lian線xian
，以yi減jian少shao分fen布bu參can數shu和he相xiang互hu間jian的de電dian磁ci幹gan擾rao，易yi受shou幹gan擾rao元yuan器qi件jian不bu能neng相xiang互hu離li得de太tai近jin
，輸shu入ru輸shu出chu盡jin量liang遠yuan離li。震zhen蕩dang器qi盡jin可ke能neng靠kao近jin使shi用yong時shi鍾zhong芯xin片pian的de位wei置zhi，並bing遠yuan離li信xin號hao接jie口kou和he低di電dian平ping信xin號hao芯xin片pian。

元yuan器qi件jian要yao與yu基ji片pian的de一yi邊bian平ping行xing或huo垂chui直zhi，盡jin可ke能neng使shi元yuan器qi件jian平ping行xing排pai列lie
，這zhe樣yang不bu僅jin會hui減jian小xiao元yuan器qi件jian之zhi間jian的de分fen布bu參can數shu，也ye符fu合he混hun合he電dian路lu的de製zhi造zao工gong藝yi，易yi於yu生sheng產chan。

在混合電路基片上電源和接地的引出焊盤應對稱布置，最好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區連接到最負的電位平麵。

在選用多層混合電路時，電路板的層間安排隨著具體電路改變
，但一般具有以下特征。

（1）布線層應盡量安排與電源或地平麵相鄰以產生通量對消作用。

（2）電源和地層分配在內層，可視為屏蔽層，可以很好地抑製電路板上固有的共模RF幹擾，減小高頻電源的分布阻抗。

（3）板(ban)內(nei)電(dian)源(yuan)平(ping)麵(mian)和(he)地(di)平(ping)麵(mian)盡(jin)量(liang)相(xiang)互(hu)鄰(lin)近(jin)，一(yi)般(ban)地(di)平(ping)麵(mian)在(zai)電(dian)源(yuan)平(ping)麵(mian)之(zhi)上(shang)，這(zhe)樣(yang)可(ke)以(yi)利(li)用(yong)層(ceng)間(jian)電(dian)容(rong)作(zuo)為(wei)電(dian)源(yuan)的(de)平(ping)滑(hua)電(dian)容(rong)，同(tong)時(shi)接(jie)地(di)平(ping)麵(mian)對(dui)電(dian)源(yuan)平(ping)麵(mian)分(fen)布(bu)的(de)輻(fu)射(she)電(dian)流(liu)起(qi)到(dao)屏(ping)蔽(bi)作(zuo)用(yong)。

3.3導線的布局

在(zai)電(dian)路(lu)設(she)計(ji)中(zhong)，往(wang)往(wang)隻(zhi)注(zhu)重(zhong)提(ti)高(gao)布(bu)線(xian)密(mi)度(du)
，或(huo)追(zhui)求(qiu)布(bu)局(ju)均(jun)勻(yun)，忽(hu)視(shi)了(le)線(xian)路(lu)布(bu)局(ju)對(dui)預(yu)防(fang)幹(gan)擾(rao)的(de)影(ying)響(xiang)，使(shi)大(da)量(liang)的(de)信(xin)號(hao)輻(fu)射(she)到(dao)空(kong)間(jian)形(xing)成(cheng)幹(gan)擾(rao)
，可(ke)能(neng)會(hui)導(dao)致(zhi)更(geng)多(duo)的(de)電(dian)磁(ci)兼(jian)容(rong)問(wen)題(ti)。因(yin)此(ci)
，良(liang)好(hao)的(de)布(bu)線(xian)是(shi)決(jue)定(ding)設(she)計(ji)成(cheng)功(gong)的(de)關(guan)鍵(jian)。

3.3.1地線的布局

地di線xian不bu僅jin是shi電dian路lu工gong作zuo的de電dian位wei參can考kao點dian，還hai可ke以yi作zuo為wei信xin號hao的de低di阻zu抗kang回hui路lu。地di線xian上shang較jiao常chang見jian的de幹gan擾rao就jiu是shi地di環huan路lu電dian流liu導dao致zhi的de地di環huan路lu幹gan擾rao。解jie決jue好hao這zhe一yi類lei幹gan擾rao問wen題ti，就jiu等deng於yu解jie決jue了le大da部bu分fen的de電dian磁ci兼jian容rong問wen題ti。

地di線xian上shang的de噪zao音yin主zhu要yao對dui數shu字zi電dian路lu的de地di電dian平ping造zao成cheng影ying響xiang，而er數shu字zi電dian路lu輸shu出chu低di電dian平ping時shi
，對dui地di線xian的de噪zao聲sheng更geng為wei敏min感gan。地di線xian上shang的de幹gan擾rao不bu僅jin可ke能neng引yin起qi電dian路lu的de誤wu動dong作zuo，還hai會hui造zao成cheng傳chuan導dao和he輻fu射she發fa射she。因yin此ci，減jian小xiao這zhe些xie幹gan擾rao的de重zhong點dian就jiu在zai於yu盡jin可ke能neng地di減jian小xiao地di線xian的de阻zu抗kang（對於數字電路
，減小地線電感尤為重要）。

地線的布局要注意以下幾點：

（1)板上裝有多個芯片時
，地線上會出現較大的電位差
，應把地線設計成封閉環路，提高電路的噪聲容限。
（2）同時具有模擬和數字功能的電路板
，模擬地和數字地通常是分離的，隻在電源處連接。
（3）根據不同的電源電壓，數字電路和模擬電路分別設置地線。
（4）公(gong)共(gong)地(di)線(xian)盡(jin)可(ke)能(neng)加(jia)粗(cu)。在(zai)采(cai)用(yong)多(duo)層(ceng)厚(hou)膜(mo)工(gong)藝(yi)時(shi)，可(ke)專(zhuan)門(men)設(she)置(zhi)地(di)線(xian)麵(mian)
，這(zhe)樣(yang)有(you)助(zhu)於(yu)減(jian)小(xiao)環(huan)路(lu)麵(mian)積(ji)，同(tong)時(shi)也(ye)降(jiang)低(di)了(le)接(jie)受(shou)天(tian)線(xian)的(de)效(xiao)率(lv)。並(bing)且(qie)可(ke)作(zuo)為(wei)信(xin)號(hao)線(xian)的(de)屏(ping)蔽(bi)體(ti)。
（5）應避免梳狀地線
，這種結構使信號回流環路很大
，會增加輻射和敏感度
，並且芯片之間的公共阻抗也可能造成電路的誤操作。

3.3.2電源線的布局

一yi般ban而er言yan，除chu直zhi接jie由you電dian磁ci輻fu射she引yin起qi的de幹gan擾rao外wai，經jing由you電dian源yuan線xian引yin起qi的de電dian磁ci幹gan擾rao最zui為wei常chang見jian。因yin此ci電dian源yuan線xian的de布bu局ju也ye很hen重zhong要yao，通tong常chang應ying遵zun守shou以yi下xia規gui則ze。

（1）芯片的電源引腳和地線引腳之間應進行去耦。去耦電容采用0.01uF的片式電容
，應貼近芯片安裝，使去耦電容的回路麵積盡可能減小。
（2）選用貼片式芯片時
，盡量選用電源引腳與地引腳靠得較近的芯片，可以進一步減小去耦電容的供電回路麵積，有利於實現電磁兼容。
（3）電源線盡可能靠近地線以減小供電環路麵積
，差模輻射小
，有助於減小電路交擾。不同電源的供電環路不要相互重疊。
  (4）采(cai)用(yong)多(duo)層(ceng)工(gong)藝(yi)時(shi)，模(mo)擬(ni)電(dian)源(yuan)和(he)數(shu)字(zi)電(dian)源(yuan)分(fen)開(kai)，避(bi)免(mian)相(xiang)互(hu)幹(gan)擾(rao)。不(bu)要(yao)把(ba)數(shu)字(zi)電(dian)源(yuan)與(yu)模(mo)擬(ni)電(dian)源(yuan)重(zhong)疊(die)放(fang)置(zhi)，否(fou)則(ze)就(jiu)會(hui)產(chan)生(sheng)耦(ou)合(he)電(dian)容(rong)

，破(po)壞(huai)分(fen)離(li)度(du)。
（5）dianyuanpingmianyudipingmiankecaiyongwanquanjiezhigeli
，pinlvhesuduhengaoshi
，yingxuanyongdijiedianchangshudejiezhijiangliao。dianyuanpingmianyingkaojinjiedipingmian，binganpaizaijiedipingmianzhixia
，duidianyuanpingmianfenbudefushedianliuqidaopingbizuoyong。

3.3.3信號線的布局

zaishiyongdancengbomogongyishi
，yigejianbianshiyongdefangfashixianbuhaodixian
，ranhoujiangguanjianxinhao，rugaosushizhongxinhaohuomingandianlukaojintamendedihuilubuzhi
，zuihouduiqitadianlubuxian。xinhaoxiandebuzhizuihaogenjuxinhaodeliuxiangshunxuanpai
，shidianlubanshangdexinhaozouxiangliuchang。

如果要把EMI減(jian)到(dao)最(zui)小(xiao)，就(jiu)讓(rang)信(xin)號(hao)線(xian)盡(jin)量(liang)靠(kao)近(jin)與(yu)它(ta)構(gou)成(cheng)的(de)回(hui)流(liu)信(xin)號(hao)線(xian)，使(shi)回(hui)路(lu)麵(mian)積(ji)盡(jin)可(ke)能(neng)小(xiao)，以(yi)免(mian)發(fa)生(sheng)輻(fu)射(she)幹(gan)擾(rao)。低(di)電(dian)平(ping)信(xin)號(hao)通(tong)道(dao)不(bu)能(neng)靠(kao)近(jin)高(gao)電(dian)平(ping)信(xin)號(hao)通(tong)道(dao)和(he)無(wu)濾(lv)波(bo)的(de)電(dian)源(yuan)線(xian)
，對(dui)噪(zao)聲(sheng)敏(min)感(gan)的(de)布(bu)線(xian)不(bu)要(yao)與(yu)大(da)電(dian)流(liu)
、高速開關線平行。

如果可能
，把所有關鍵走線都布置成帶狀線。不相容的信號線（數字與模擬
、高速與低速
、大電流與小電流、高電壓與低電壓等）應(ying)相(xiang)互(hu)遠(yuan)離(li)，不(bu)要(yao)平(ping)行(xing)走(zou)線(xian)。信(xin)號(hao)間(jian)的(de)串(chuan)擾(rao)對(dui)相(xiang)鄰(lin)平(ping)行(xing)走(zou)線(xian)的(de)長(chang)度(du)和(he)走(zou)線(xian)間(jian)距(ju)極(ji)其(qi)敏(min)感(gan)，所(suo)以(yi)盡(jin)量(liang)使(shi)高(gao)速(su)信(xin)號(hao)線(xian)與(yu)其(qi)它(ta)平(ping)行(xing)信(xin)號(hao)線(xian)間(jian)距(ju)拉(la)大(da)且(qie)平(ping)行(xing)長(chang)度(du)縮(suo)小(xiao)。

daodaidedianganyuqichangduhechangdudeduishuchengzhengbi，yuqikuandudeduishuchengfanbi。yinci，daodaiyaojinkenengduan

，tongyiyuanjiandegetiaodizhixianhuoshujuxianjinkenengbaochichangduyizhi，zuoweidianlushurushuchudedaoxianjinliangbimianxianglinpingxing，zuihaozaizhijianjiajiedixian，keyouxiaoyizhichuanrao。disuxinhaodebuxianmidukeyixiangduidaxie
，gaosuxinhaodebuxianmiduyingjinliangxiao。

在多層厚膜工藝中，除了遵守單層布線的規則外還應注意：

盡jin量liang設she計ji單dan獨du的de地di線xian麵mian，信xin號hao層ceng安an排pai與yu地di層ceng相xiang鄰lin。不bu能neng使shi用yong時shi

，必bi須xu在zai高gao頻pin或huo敏min感gan電dian路lu的de鄰lin近jin設she置zhi一yi根gen地di線xian。分fen布bu在zai不bu同tong層ceng上shang的de信xin號hao線xian走zou向xiang應ying相xiang互hu垂chui直zhi，這zhe樣yang可ke以yi減jian少shao線xian間jian的de電dian場chang和he磁ci場chang耦ou合he幹gan擾rao;同一層上的信號線保持一定間距
，最好用相應地線回路隔離

，減少線間信號串擾。

每(mei)一(yi)條(tiao)高(gao)速(su)信(xin)號(hao)線(xian)要(yao)限(xian)製(zhi)在(zai)同(tong)一(yi)層(ceng)上(shang)。信(xin)號(hao)線(xian)不(bu)要(yao)離(li)基(ji)片(pian)邊(bian)緣(yuan)太(tai)近(jin)，否(fou)則(ze)會(hui)引(yin)起(qi)特(te)征(zheng)阻(zu)抗(kang)變(bian)化(hua)
，而(er)且(qie)容(rong)易(yi)產(chan)生(sheng)邊(bian)緣(yuan)場(chang)，增(zeng)加(jia)向(xiang)外(wai)的(de)輻(fu)射(she)。

3.3.4時鍾線路的布局

時鍾電路在數字電路中占有重要地位，同時又是產生電磁輻射的主要。一個具有2ns上升沿的時鍾信號輻射能量的頻譜可達160MHz。因此設計好時鍾電路是保證達到整個電路電磁兼容的關鍵。關於時鍾電路的布局，有以下注意事項：

（1）所有連接晶振輸入/輸出端的導帶盡量短，以減少噪聲幹擾及分布電容對晶振的影響。

（2）晶振電容地線應使用盡量寬而短的導帶連接至器件上;離晶振最近的數字地引腳
，應盡量減少過孔。

（3）不要采用菊花鏈結構傳送時鍾信號
，而應采用星型結構，即所有的時鍾負載直接與時鍾功率驅動器相互連接。

4結束語

文章創新點：從提高係統電磁兼容性出發，結合混合集成電路工藝特點，提出了在混合集成電路設計中應注意的問題和采取的具體措施。

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片
、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

產能利用率降至90%！傳三星減產NAND閃存

什麼是電子管（真空管）？

什麼是電源交叉頻率

直流係統性能劣化導致基站瞬斷的解決方案

新型多功能柔性可穿戴式傳感器守護健康