雖然印刷電路板（PCB）布線在高速電路中具有關鍵的作用
，但它往往隻是電路設計過程的最後幾個步驟之一。高速PCB布bu線xian有you很hen多duo方fang麵mian的de問wen題ti，關guan於yu這zhe個ge主zhu題ti已yi有you大da量liang的de文wen獻xian可ke供gong參can考kao。本ben文wen主zhu要yao從cong實shi踐jian的de角jiao度du來lai探tan討tao高gao速su電dian路lu的de布bu線xian問wen題ti，主zhu要yao目mu的de在zai於yu幫bang助zhu新xin用yong戶hu當dang進jin行xing設she計ji高gao速su電dian路luPCB布線時，能注意到需要考慮的多種不同問題。另一個目的是為已經有一段時間沒接觸PCB布線的客戶提供一種複習資料。受限於文章版麵，本文不可能詳細地論述所有的問題，但是文中將討論對提高電路性能、縮短設計時間與節省修改時間等具有最大成效的關鍵部分。

 

雖(sui)然(ran)本(ben)文(wen)主(zhu)要(yao)針(zhen)對(dui)與(yu)高(gao)速(su)運(yun)算(suan)放(fang)大(da)器(qi)有(you)關(guan)的(de)電(dian)路(lu)，但(dan)是(shi)文(wen)中(zhong)所(suo)討(tao)論(lun)的(de)問(wen)題(ti)和(he)方(fang)法(fa)對(dui)用(yong)於(yu)大(da)多(duo)數(shu)其(qi)他(ta)高(gao)速(su)模(mo)擬(ni)電(dian)路(lu)的(de)布(bu)線(xian)是(shi)普(pu)遍(bian)適(shi)用(yong)的(de)。當(dang)運(yun)算(suan)放(fang)大(da)器(qi)工(gong)作(zuo)在(zai)很(hen)高(gao)的(de)射(she)頻(pin)（RF）頻段時，電路的性能很大程度上取決於PCB布(bu)線(xian)。圖(tu)紙(zhi)上(shang)看(kan)起(qi)來(lai)很(hen)好(hao)的(de)高(gao)性(xing)能(neng)電(dian)路(lu)設(she)計(ji)，如(ru)果(guo)由(you)於(yu)布(bu)線(xian)時(shi)粗(cu)心(xin)馬(ma)虎(hu)受(shou)到(dao)影(ying)響(xiang)，最(zui)後(hou)隻(zhi)能(neng)得(de)到(dao)普(pu)通(tong)的(de)性(xing)能(neng)。因(yin)此(ci)在(zai)整(zheng)個(ge)佈(佈)線(xian)過(guo)程(cheng)中(zhong)預(yu)先(xian)考(kao)慮(lv)並(bing)注(zhu)意(yi)重(zhong)要(yao)的(de)細(xi)節(jie)會(hui)有(you)助(zhu)於(yu)確(que)保(bao)預(yu)期(qi)的(de)電(dian)路(lu)性(xing)能(neng)。

 

原理圖

 

盡jin管guan良liang好hao的de原yuan理li圖tu不bu能neng保bao證zheng有you好hao的de布bu線xian，但dan是shi好hao的de布bu線xian卻que是shi始shi於yu良liang好hao的de原yuan理li圖tu。在zai繪hui製zhi原yuan理li圖tu時shi要yao深shen思si熟shu慮lv，並bing且qie必bi須xu考kao慮lv整zheng個ge電dian路lu的de信xin號hao走zou向xiang。如ru果guo在zai原yuan理li圖tu中zhong從cong左zuo到dao右you具ju有you正zheng常chang穩wen定ding的de信xin號hao流liu，那na麼me在zaiPCB上shang也ye應ying具ju有you同tong樣yang好hao的de信xin號hao流liu。在zai原yuan理li圖tu上shang盡jin可ke能neng多duo給gei出chu有you用yong的de資zi訊xun。如ru此ci就jiu算suan有you些xie問wen題ti電dian路lu設she計ji工gong程cheng師shi無wu法fa解jie決jue，客ke戶hu也ye可ke以yi尋xun求qiu其qi他ta管guan道dao幫bang助zhu解jie決jue電dian路lu的de問wen題ti。

 

除了普通的參考識別字、功耗和誤差容許範圍外，原理圖中還應該給出哪些資訊呢？下文將提供一些建議，可以將普通的原理圖變成最佳的原理圖。加入波形、有關外殼的機械資訊、印製線長度
、空白區；標明哪些元件需要置於PCB上麵
；給出調整資訊
、元件取值範圍
、散熱資訊

、控製阻抗印製線
、注釋、扼要的電路動作描述以及其他資訊等。

 

誰都別信

 

ruguobushizixingshejibuxian，yidingyaoliuchuchongyudeshijianzaixijianzhabuxianrendesheji。henxiaodeyufangkeyidideshangyibaibeidebujiu。buyaozhiwangbuxianderennenglijieshejizhedexiangfa。zaibuxianshejiguochengdechuqiyijianhezhidaoshizuizhongyaode。nengtigongdezixunyueduo，bingqiezhenggebuxianguochengzhongjierudeyueduo，jieguodedaodePCB就jiu會hui越yue好hao。給gei布bu線xian設she計ji工gong程cheng師shi設she置zhi一yi個ge暫zan定ding的de完wan成cheng點dian
，按an照zhao所suo想xiang要yao的de布bu線xian進jin展zhan報bao告gao快kuai速su檢jian查zha。這zhe種zhong閉bi合he環huan路lu方fang法fa可ke以yi防fang止zhi佈佈線xian誤wu入ru歧qi途tu
，進jin而er讓rang重zhong新xin設she計ji的de可ke能neng性xing降jiang至zhi最zui低di。

 

需要給布線工程師的指示包括：電路功能的簡短描述，標明輸入和輸出位置的PCB略圖，PCB層疊資訊（例如，板子有多厚，有多少層，各信號層和接地平麵的詳細資訊：功耗
、地線、模擬信號
、數字信號和RF信號等）；各層需要那些信號；要求重要元件的放置位置；旁路元件的確切位置；哪些印製線很重要；哪些線路需要控製阻抗印製線；哪些線路需要匹配長度；元件的尺寸；哪些印製線需要彼此遠離（或靠近）
；哪些線路需要彼此遠離（或靠近）
；哪些元件需要彼此遠離（或靠近）；哪些元件要放在PCB的上麵，哪些放在下麵。佈線設計工程師永遠不能抱怨需要給出的資訊太多。資訊永遠不嫌多。

 

接著將分享一項學習經驗：大約10年前進行一塊多層表麵貼電路板的設計案，該電路板的板子兩麵都有元件。用很多螺釘將板子固定在一個鍍金的鋁製外殼中（因為有很嚴格的防震標準）。提供偏置饋通（feedthrough）的引腳穿過板子。該引腳是通過焊接線連接到PCB上的。這是一個很複雜的裝置。板子上的一些元件是用於測試設定（SAT）的de。但dan是shi工gong程cheng師shi已yi經jing明ming確que規gui定ding了le這zhe些xie元yuan件jian的de位wei置zhi。這zhe些xie元yuan件jian都dou安an裝zhuang在zai什shen麼me地di方fang呢ne？就jiu在zai板ban子zi的de下xia麵mian。當dang產chan品pin工gong程cheng師shi和he技ji術shu員yuan不bu得de不bu將jiang整zheng個ge裝zhuang置zhi拆chai開kai

，完wan成cheng設she定ding後hou再zai將jiang它ta們men重zhong新xin組zu裝zhuang的de時shi候hou
，此ci一yi手shou續xu便bian顯xian得de很hen複fu雜za。因yin此ci必bi須xu盡jin可ke能neng減jian少shao這zhe樣yang的de錯cuo誤wu。

 

位置

 

正像在PCB中，位置決定一切。將一個電路放在PCB上的什麼位置
，將其具體的電路元件安裝在什麼位置，以及其相鄰的其他電路是什麼，這一切都非常重要。

 

通常
，輸入
、輸(shu)出(chu)和(he)電(dian)源(yuan)的(de)位(wei)置(zhi)是(shi)預(yu)先(xian)確(que)定(ding)好(hao)的(de)，但(dan)是(shi)它(ta)們(men)之(zhi)間(jian)的(de)電(dian)路(lu)就(jiu)需(xu)要(yao)發(fa)揮(hui)各(ge)自(zi)的(de)創(chuang)造(zao)性(xing)了(le)。這(zhe)就(jiu)是(shi)為(wei)什(shen)麼(me)注(zhu)意(yi)佈(佈)線(xian)細(xi)節(jie)將(jiang)對(dui)後(hou)續(xu)製(zhi)造(zao)產(chan)生(sheng)重(zhong)大(da)影(ying)響(xiang)的(de)原(yuan)因(yin)。從(cong)關(guan)鍵(jian)元(yuan)件(jian)的(de)位(wei)置(zhi)入(ru)手(shou)，根(gen)據(ju)具(ju)體(ti)電(dian)路(lu)和(he)整(zheng)個(ge)PCB來lai考kao慮lv。從cong一yi開kai始shi就jiu規gui定ding關guan鍵jian元yuan件jian的de位wei置zhi以yi及ji訊xun號hao的de路lu徑jing有you助zhu於yu確que保bao設she計ji達da到dao預yu期qi的de工gong作zuo目mu標biao。一yi次ci就jiu得de到dao正zheng確que的de設she計ji可ke以yi降jiang低di成cheng本ben和he壓ya力li
，更geng可ke因yin此ci縮suo短duan開kai發fa周zhou期qi。

 

旁路電源

 

在放大器的電源端設置旁路電源以便降低雜訊是PCB設計過程中一個很重要的方向，包括對高速運算放大器以及其他的高速電路。旁路高速運算放大器有兩種常用的配置方法。

 

* 電源端接地

 

這zhe種zhong方fang法fa在zai大da多duo數shu情qing況kuang下xia都dou是shi最zui有you效xiao的de，採採用yong多duo個ge並bing聯lian電dian容rong器qi將jiang運yun算suan放fang大da器qi的de電dian源yuan引yin腳jiao直zhi接jie接jie地di。一yi般ban說shuo來lai兩liang個ge並bing聯lian電dian容rong就jiu足zu夠gou了le，但dan是shi增zeng加jia並bing聯lian電dian容rong器qi可ke能neng給gei某mou些xie電dian路lu帶dai來lai益yi處chu。

 

並聯不同電容值的電容器有助於確保電源引腳在很寬的頻帶上出現很低的交流（AC）阻抗。這對於在運算放大器電源抑製比（PSR）衰減頻率處尤其重要。該電容器有助於補償放大器降低的PSR。在許多十倍頻程範圍內保持低阻抗的接地通路將有助於確保有害的雜訊不能進入運算放大器。(圖一)xianshi採yongduogebingliandianrongqideyoudian。zaidipinduan，dadedianrongqitigongdizukangdejieditonglu。danshiyidanpinlvdadaoletamenzishendexiezhenpinlv，dianrongqidexiangrongxingjiuhuijianruo，bingqiezhujianchengxianchudianganxing。zhejiushiweishenme採yongduogedianrongqishihenzhongyaodeyuanyin：當一個電容器的頻率回應開始下降時，另一個電容器的頻率回應開始其作用，所以能在許多十倍頻程範圍內保持很低的AC阻抗。

 

(圖一)　電容器的阻抗與頻率的關係

 

　

直接從運算放大器的電源引腳入手
；具有最小電容值和最小物理尺寸的電容器應當與運算放大器置於PCB的de同tong一yi麵mian，並bing且qie盡jin可ke能neng靠kao近jin放fang大da器qi。電dian容rong器qi的de接jie地di端duan應ying該gai用yong最zui短duan的de引yin腳jiao或huo印yin製zhi線xian直zhi接jie連lian至zhi接jie地di平ping麵mian。上shang述shu的de接jie地di連lian接jie應ying該gai盡jin可ke能neng靠kao近jin放fang大da器qi的de負fu載zai端duan以yi便bian減jian小xiao電dian源yuan端duan和he接jie地di端duan之zhi間jian的de幹gan擾rao。(圖二)便顯示了這種連接方法。

 

(圖二)　旁路電源端和地的並聯電容器

　

對於次大電容值的電容器應該重複這個過程。最好從0.01μF最小電容值開始放置

，並且靠近放置一個2.2μF（或大一點兒）的具有低等效串聯電阻（ESR）的電解電容器。採用0508外殼尺寸的0.01μF電容器具有很低的串聯電感和優良的高頻性能。

 

* 電源端到電源端

 

另(ling)外(wai)一(yi)種(zhong)配(pei)置(zhi)方(fang)法(fa)為(wei)採(採)用(yong)一(yi)個(ge)或(huo)多(duo)個(ge)旁(pang)路(lu)電(dian)容(rong)跨(kua)接(jie)在(zai)運(yun)算(suan)放(fang)大(da)器(qi)的(de)正(zheng)電(dian)源(yuan)端(duan)和(he)負(fu)電(dian)源(yuan)端(duan)之(zhi)間(jian)。當(dang)在(zai)電(dian)路(lu)中(zhong)配(pei)置(zhi)四(si)個(ge)電(dian)容(rong)器(qi)很(hen)困(kun)難(nan)的(de)情(qing)況(kuang)下(xia)通(tong)常(chang)便(bian)採(採)用(yong)這(zhe)種(zhong)方(fang)法(fa)。它(ta)的(de)缺(que)點(dian)是(shi)電(dian)容(rong)器(qi)的(de)外(wai)殼(ke)尺(chi)寸(cun)可(ke)能(neng)增(zeng)大(da)
，因(yin)為(wei)電(dian)容(rong)器(qi)兩(liang)端(duan)的(de)電(dian)壓(ya)是(shi)單(dan)電(dian)源(yuan)旁(pang)路(lu)方(fang)法(fa)中(zhong)電(dian)壓(ya)值(zhi)的(de)兩(liang)倍(bei)。增(zeng)大(da)電(dian)壓(ya)就(jiu)需(xu)要(yao)提(ti)高(gao)元(yuan)件(jian)的(de)額(e)定(ding)擊(ji)穿(chuan)電(dian)壓(ya)，也(ye)就(jiu)是(shi)要(yao)增(zeng)大(da)外(wai)殼(ke)尺(chi)寸(cun)。但(dan)是(shi)，這(zhe)種(zhong)方(fang)法(fa)可(ke)以(yi)改(gai)進(jin)PSR和失真性能。

 

因為每種電路和佈線都是不同的，所以電容器的配置、數量和電容值都要根據實際電路的要求而定。

 

寄生效應

 

所謂寄生效應，按照字麵意思就是那些出現在PCB板中並在電路中大施破壞、令(ling)人(ren)頭(tou)痛(tong)且(qie)原(yuan)因(yin)不(bu)明(ming)的(de)小(xiao)故(gu)障(zhang)。它(ta)們(men)就(jiu)是(shi)滲(shen)入(ru)高(gao)速(su)電(dian)路(lu)中(zhong)隱(yin)藏(zang)的(de)寄(ji)生(sheng)電(dian)容(rong)和(he)寄(ji)生(sheng)電(dian)感(gan)。其(qi)中(zhong)包(bao)括(kuo)由(you)封(feng)裝(zhuang)引(yin)腳(jiao)和(he)印(yin)製(zhi)線(xian)過(guo)長(chang)所(suo)形(xing)成(cheng)的(de)寄(ji)生(sheng)電(dian)感(gan)；焊盤（pad）到地
、焊盤到電源平麵和焊盤到印製線之間形成的寄生電容；通孔之間的相互影響

，以及許多其他可能的寄生效應。(圖三)(a)顯示一個典型的同相運算放大器原理圖。但是，如果考慮寄生效應的話，同樣的電路可能會變成圖三(b)那樣。

 

(圖三)　典型的運算放大器電路(a)原設計圖與(b)考慮寄生效應後的圖

 

　

在高速電路中，很小的值就會影響電路的性能。有時候電容值幾十個pF的電容就足夠了。相關實例：如果在反相輸入端僅有1pF的附加寄生電容，它在頻率域可以引起差不多2dB的尖脈衝，如(圖四)。如果寄生電容足夠大的話，它會引起電路的不穩定和震盪。

 

(圖四)　由寄生電容引起的附加尖脈衝

 

當尋找有問題的寄生源時
，可能用得著幾個計算上述那些寄生電容尺寸的基本公式。(公式一)是計算平行極板電容器的公式
，如(圖五)。

 

 

(公式一)

(1)C表示電容值
；

(2)A表示以cm2為單位的極板麵積；

(3)k表示PCB材料的相對介電常數；

(4)d表示以cm為單位的極板間距離。

 

(圖五)　兩極板間的電容

　

帶狀電感是另外一種需要考慮的寄生效應，它是由於印製線過長或缺乏接地平麵引起的。(公式二)顯示出計算印製線電感（Inductance）的公式。可參考(圖六)。

 

 

(公式二)

(1)W表示印製線寬度；

(2)L表示印製線長度
；

(3)H表示印製線的厚度

；

(4)全部尺寸都以mm為單位。

　

(圖六)　印製線電感

 

(圖七)中的震盪顯示高速運算放大器同相輸入端長度為2.54cm的印製線的影響。其等效寄生電感為29nH（10－9H），足以造成持續的低壓振蕩，會持續到整個瞬態回應周期。圖七還顯示了如何利用接地平麵來減小寄生電感的影響。

 

(圖七)　有接地平麵和沒有接地平麵的脈衝回應

 

　

通孔是另外一種寄生源
；它們能引起寄生電感和寄生電容。(公式三)是計算寄生電感的公式，請參考(圖八)。

 

(公式三)

(1)T表示PCB的厚度；

(2)d表示以cm為單位的通孔直徑。

　

(圖八)　通孔尺寸

 

(公式四)

公式四示出了如何計算圖八中通孔引起的寄生電容值。

 

εr表示PCB材料的相對磁導率。T表示PCB的厚度。D1表示環繞通孔的焊盤直徑。D2表示接地平麵中隔離孔的直徑。所有尺寸均以cm為單位。在一塊0.157 cm厚的PCB上一個通孔就可以增加1.2nH的寄生電感和0.5pF的寄生電容；這就是為什麼在給PCB佈線時一定要時刻保持警覺的原因，要將寄生效應的影響降至最小。

 

接地平麵

 

實shi際ji上shang需xu要yao討tao論lun的de內nei容rong遠yuan不bu止zhi這zhe些xie
，但dan是shi本ben文wen會hui重zhong點dian強qiang調tiao一yi些xie關guan鍵jian特te性xing並bing鼓gu勵li工gong程cheng師shi進jin一yi步bu探tan討tao這zhe些xie問wen題ti。本ben文wen文wen末mo並bing將jiang列lie出chu相xiang關guan的de參can考kao資zi料liao。

 

接地平麵可擔負起公共基準電壓的作用，提供遮罩、能夠散熱和減小寄生電感（但它也會增加寄生電容）的功能。雖然使用接地平麵有許多好處，但是在實現時也必須小心，因為它對能夠做的和不能夠做的都有一些限製。

 

理想情況下，PCB有(you)一(yi)層(ceng)應(ying)該(gai)專(zhuan)門(men)用(yong)作(zuo)接(jie)地(di)平(ping)麵(mian)。這(zhe)樣(yang)當(dang)整(zheng)個(ge)平(ping)麵(mian)不(bu)被(bei)破(po)壞(huai)時(shi)才(cai)會(hui)產(chan)生(sheng)最(zui)好(hao)的(de)結(jie)果(guo)。千(qian)萬(wan)不(bu)要(yao)挪(nuo)用(yong)此(ci)專(zhuan)用(yong)層(ceng)中(zhong)接(jie)地(di)平(ping)麵(mian)的(de)區(qu)域(yu)用(yong)於(yu)連(lian)接(jie)其(qi)他(ta)信(xin)號(hao)。由(you)於(yu)接(jie)地(di)平(ping)麵(mian)可(ke)以(yi)消(xiao)除(chu)導(dao)體(ti)和(he)接(jie)地(di)平(ping)麵(mian)之(zhi)間(jian)的(de)磁(ci)場(chang)
，所(suo)以(yi)可(ke)以(yi)減(jian)小(xiao)印(yin)製(zhi)線(xian)電(dian)感(gan)。如(ru)果(guo)破(po)壞(huai)接(jie)地(di)平(ping)麵(mian)的(de)某(mou)個(ge)區(qu)域(yu)
，會(hui)為(wei)接(jie)地(di)平(ping)麵(mian)上(shang)麵(mian)或(huo)下(xia)麵(mian)的(de)印(yin)製(zhi)線(xian)帶(dai)來(lai)意(yi)想(xiang)不(bu)到(dao)的(de)寄(ji)生(sheng)電(dian)感(gan)。

 

yinweijiedipingmiantongchangjuyouhendadebiaomianjihehengjiemianji
，suoyishijiedipingmiandedianzubaochizuixiaozhi。zaidipinduan，dianliuhuixuanzedianzuzuixiaodelujing
，danshizaigaopinduan，dianliuhuixuanzezukangzuixiaodelujing。

 

然(ran)而(er)也(ye)有(you)例(li)外(wai)，有(you)時(shi)候(hou)小(xiao)的(de)接(jie)地(di)平(ping)麵(mian)會(hui)更(geng)好(hao)。如(ru)果(guo)將(jiang)接(jie)地(di)平(ping)麵(mian)從(cong)輸(shu)入(ru)或(huo)者(zhe)輸(shu)出(chu)焊(han)盤(pan)下(xia)挪(nuo)開(kai)，高(gao)速(su)運(yun)算(suan)放(fang)大(da)器(qi)將(jiang)會(hui)更(geng)順(shun)利(li)地(di)工(gong)作(zuo)。因(yin)為(wei)在(zai)輸(shu)入(ru)端(duan)的(de)接(jie)地(di)平(ping)麵(mian)引(yin)入(ru)的(de)寄(ji)生(sheng)電(dian)容(rong)，增(zeng)加(jia)了(le)運(yun)算(suan)放(fang)大(da)器(qi)的(de)輸(shu)入(ru)電(dian)容(rong)
，減(jian)小(xiao)了(le)相(xiang)位(wei)裕(yu)量(liang)，因(yin)而(er)造(zao)成(cheng)不(bu)穩(wen)定(ding)性(xing)。正(zheng)如(ru)在(zai)上(shang)文(wen)寄(ji)生(sheng)效(xiao)應(ying)討(tao)論(lun)中(zhong)所(suo)看(kan)到(dao)的(de)，運(yun)算(suan)放(fang)大(da)器(qi)輸(shu)入(ru)端(duan)1pF的(de)電(dian)容(rong)能(neng)引(yin)起(qi)很(hen)明(ming)顯(xian)的(de)尖(jian)脈(mai)衝(chong)。輸(shu)出(chu)端(duan)的(de)容(rong)性(xing)負(fu)載(zai)，包(bao)括(kuo)寄(ji)生(sheng)的(de)容(rong)性(xing)負(fu)載(zai)，造(zao)成(cheng)了(le)反(fan)饋(kui)環(huan)路(lu)中(zhong)的(de)極(ji)點(dian)。這(zhe)會(hui)降(jiang)低(di)相(xiang)位(wei)裕(yu)量(liang)並(bing)造(zao)成(cheng)電(dian)路(lu)變(bian)得(de)不(bu)穩(wen)定(ding)。

 

ruguoyoukenengdehua，monidianluheshuzidianlu，baokuogezidejiedipingmianyinggaifenkai。kuaisudeshangshenghuizaochengdianliumaociliurujiedipingmian。zhexiekuaisudedianliumaociyinqidezaxunhuipohuaimonixingneng。monijiediheshuzijiedi（以及電源）應該被連接到一個共用的接地點以便降低迴圈流動的數字和模擬接地電流和噪音。

 

在高頻段，必須考慮一種稱為趨膚效應的現象。趨膚效應會引起電流流向導線的外表麵，結果會使得導線的橫截麵變窄

，因此使直流（DC）電阻增大。雖然趨膚效應超出了本文討論的範圍，這裏還是給出銅線中趨膚深度（Skin Depth）的一個很好的近似公式（以cm為單位）：

 

(公式五)

低靈敏度的電鍍金屬有助於減小趨膚效應。

 

封裝

 

運算放大器通常採用不同的封裝形式。所選的封裝會影響放大器的高頻性能。主要的影響包括寄生效應（前麵提到的）和信號路徑。本文接著將集中討論放大器的路徑輸入

、輸出和電源。

 

(圖九)顯示採用SOIC封裝圖九(a)和SOT-23封裝圖九(b)的運算放大器之間的佈線區別。每種封裝都有它自身的一些問題。重點看(圖九a)，仔細觀察反饋路徑就發現有多種方法連接反饋。最重要的是保證印製線長度最短。反饋路徑中的寄生電感會引起振鈴和過衝。在圖九(a)和圖九(b)中
，環繞放大器連接反饋路徑。圖九(c)顯示了另外一種方法，在SOIC封feng裝zhuang下xia麵mian連lian接jie反fan饋kui路lu徑jing，這zhe樣yang就jiu減jian小xiao了le反fan饋kui路lu徑jing的de長chang度du。每mei種zhong方fang法fa都dou有you細xi微wei的de差cha別bie。第di一yi種zhong方fang法fa會hui導dao致zhi印yin製zhi線xian過guo長chang，會hui增zeng大da串chuan聯lian電dian感gan。第di二er種zhong方fang法fa採採用yong了le通tong孔kong

，會hui引yin起qi寄ji生sheng電dian容rong和he寄ji生sheng電dian感gan。在zai給geiPCB佈線時必須要考慮這些寄生效應的影響及其隱含的問題。SOT-23佈線差幾乎是最理想的：反饋印製線長度最短，而且很少利用通孔
；負載和旁路電容從很短的路徑返回到相同的地線連接；正電源端的電容（圖九(b)中未示出）直接放在PCB的背麵的負電源電容的下麵。

 

(圖九)　同一運算放大器電路的佈線區別：(a)SOIC封裝；(b)SOT-23封裝
；(c)在PCB下麵採用RF的SOIC封裝

 

　

* 低失真放大器的引腳排列

採用低失真引腳排列的一些運算放大器，有助於消除上麵提及的兩個問題；而且它還提高了其他兩個重要方麵的性能。LFCSP的低失真引腳排列
，如(圖十)所示，將傳統運算放大器的引腳排列按著逆時針方向移動一個引腳，並且增加了一個輸出引腳作為專用的反饋引腳。

 

(圖十)　採用低失真引腳排列的運算放大器

 

　

低失真引腳排列允許輸出引腳（專用反饋引腳）和反相輸入引腳之間可以靠近連接
，如(圖十一)所示。這樣極大地簡化和改善了佈線。

 

(圖十一)　AD8045低失真運算放大器的PCB佈線

 

這(zhe)種(zhong)引(yin)腳(jiao)排(pai)列(lie)還(hai)有(you)一(yi)個(ge)好(hao)處(chu)就(jiu)是(shi)降(jiang)低(di)了(le)二(er)次(ci)諧(xie)波(bo)失(shi)真(zhen)。傳(chuan)統(tong)運(yun)算(suan)放(fang)大(da)器(qi)的(de)引(yin)腳(jiao)配(pei)置(zhi)中(zhong)引(yin)起(qi)二(er)次(ci)諧(xie)波(bo)失(shi)真(zhen)的(de)一(yi)個(ge)原(yuan)因(yin)是(shi)同(tong)相(xiang)輸(shu)入(ru)和(he)負(fu)電(dian)源(yuan)引(yin)腳(jiao)之(zhi)間(jian)的(de)耦(ou)合(he)作(zuo)用(yong)。LFCSP封裝的低失真引腳排列消除了這種耦合所以大大地降低了二次諧波失真；在有些情況下最多可降低14dB。(圖十二)顯示了採用SOIC封裝和LFCSP封裝失真性能的差別。

 

這種封裝還有一個好處：功耗低。LFCSP封裝有一個裸露的焊盤，它降低了封裝的熱阻，進而改善θJA值約40％。因為降低了熱阻，所以降低了元件的工作溫度，也就相當於提高可靠性。

 

(圖十二)　不同封裝失真性能對比：相同的運算放大器採用SOIC和LFCSP封裝

佈線和遮罩

 

PCB上存在各種各樣的類比和數字信號，包括從高到低的電壓或電流，從DC到GHz頻率範圍。想保證這些訊號不相互幹擾是非常困難的。

 

回顧前文「誰都別信」部分的建議，最關鍵的是預先思考並且為了如何處理PCBshangdexinhaoernidingchuyigejihua。zhongyaodeshizhuyinaxiexinhaoshiminganxinhaobingqiequedingbixu採quhezhongcuoshilaibaozhengxunhaodewanzhengxing。jiedipingmianweidianxinhaotigongyigegonggongcankaodian
，yekeyiyongyuzhezhao。ruguoxuyaojinxingxinhaogeli
，shouxianyinggaizaixunhaoyinzhixianzhijianliuchuwulijuli。xiamianshiyixiezhidejiejingdeshizuojingyan：

 

●減小同一PCB中長並聯線的長度和訊號印製線間的接近程度
，可以降低電感耦合；

●減小相鄰層的長印製線長度可以防止電容耦合


；

●需(xu)要(yao)高(gao)隔(ge)離(li)度(du)的(de)信(xin)號(hao)印(yin)製(zhi)線(xian)應(ying)該(gai)走(zou)不(bu)同(tong)的(de)層(ceng)，而(er)且(qie)如(ru)果(guo)它(ta)們(men)無(wu)法(fa)完(wan)全(quan)隔(ge)離(li)的(de)話(hua)，應(ying)該(gai)走(zou)正(zheng)交(jiao)印(yin)製(zhi)線(xian)
，並(bing)且(qie)將(jiang)接(jie)地(di)平(ping)麵(mian)置(zhi)於(yu)它(ta)們(men)之(zhi)間(jian)。正(zheng)交(jiao)佈(佈)線(xian)可(ke)以(yi)將(jiang)電(dian)容(rong)耦(ou)合(he)減(jian)至(zhi)最(zui)小(xiao)
，而(er)且(qie)地(di)線(xian)會(hui)形(xing)成(cheng)一(yi)種(zhong)電(dian)遮(zhe)罩(zhao)。在(zai)構(gou)成(cheng)控(kong)製(zhi)阻(zu)抗(kang)印(yin)製(zhi)線(xian)時(shi)可(ke)以(yi)採(採)用(yong)這(zhe)種(zhong)方(fang)法(fa)。

 

高頻（RF）信號通常在控製阻抗印製線上流動。就是說，該印製線保持一種特征阻抗，例如50Ω（RF應用中的典型值）。兩種最常見的控製阻抗印製線、微帶線和帶狀線都可以達到類似的效果，但是實現的方法不同。

 

微帶控製阻抗印製線

，如(圖十三)所示


，可以用在PCB的任意一麵；它直接採用其下麵的接地平麵作為其參考平麵。

 

(圖十三)　微帶傳輸線

 

(公式六)可以用於計算一塊FR4板的特徵阻抗。

 

(公式六)

(1)H表示從接地平麵到信號印製線之間的距離；

(2)W表示印製線寬度；

(3)T表示印製線厚度；

(4)全部尺寸均以密耳（mils）（10-3英寸）為單位；

(5)εr表示PCB材料的介電常數。

帶狀控製阻抗印製線(圖十四)採用了兩層接地平麵，信號印製線夾在其中。這種方法使用了較多的印製線，需要的PCB層數更多，對電介質厚度變化敏感
，而且成本更高，所以通常隻用於要求嚴格的應用中。

　

(圖十四)　帶狀控製阻抗印製線

 

用於帶狀線的特征阻抗計算公式如(公式七)所示：

 

 

(公式七)保(bao)護(hu)環(huan)
，或(huo)者(zhe)稱(cheng)隔(ge)離(li)環(huan)，是(shi)運(yun)算(suan)放(fang)大(da)器(qi)常(chang)用(yong)的(de)另(ling)一(yi)種(zhong)遮(zhe)罩(zhao)方(fang)法(fa)，它(ta)用(yong)於(yu)防(fang)止(zhi)寄(ji)生(sheng)電(dian)流(liu)進(jin)入(ru)敏(min)感(gan)結(jie)點(dian)。其(qi)基(ji)本(ben)原(yuan)理(li)很(hen)簡(jian)單(dan)，用(yong)一(yi)條(tiao)保(bao)護(hu)導(dao)線(xian)將(jiang)敏(min)感(gan)結(jie)點(dian)完(wan)全(quan)包(bao)圍(wei)起(qi)來(lai)，導(dao)線(xian)保(bao)持(chi)或(huo)者(zhe)迫(po)使(shi)它(ta)保(bao)持(chi)（低阻抗）與敏感結點相同的電勢，因此使吸收的寄生電流遠離了敏感結點。(圖十五)(a)顯示了用於運算放大器反相配置和同相配置中保護環的原理圖。圖十五(b)則顯示用於SOT-23-5封裝中兩種保護環的典型佈線方法。

 

(圖十五)　保護環。(a)反相和同相工作；(b)SOT-23-5封裝。

 

　

還有很多其他的遮罩和佈線方法。欲獲得有關這個問題和上述其他題目的更多資訊，建議讀者可閱讀下列參考文獻。

結論

 

高水準的PCB布線對成功的運算放大器電路設計是很重要的，尤其是對高速電路。一個良好的原理圖是成功佈線的基礎；電dian路lu設she計ji工gong程cheng師shi和he佈佈線xian設she計ji工gong程cheng師shi之zhi間jian的de緊jin密mi配pei合he是shi根gen本ben，尤you其qi是shi關guan於yu元yuan件jian和he接jie線xian的de位wei置zhi問wen題ti。需xu要yao考kao慮lv的de問wen題ti包bao括kuo旁pang路lu電dian源yuan，減jian小xiao寄ji生sheng效xiao應ying、采用接地平麵、運算放大器封裝的影響，以及布線和遮罩的方法。

 

作者：John Ardizzoni

 

（PS：John Ardizzoni擔任ADI高速放大器部門應用工程師。 加入ADI公司之前，他曾在IBM的RFIC應用部門和M/A-COM公司工作了20年。）