推遲嵌入式軟件的測試也潛藏有錯過上市機遇的可能，會帶來更嚴重的後果。

 

正(zheng)因(yin)為(wei)如(ru)此(ci)，項(xiang)目(mu)周(zhou)期(qi)的(de)驗(yan)證(zheng)部(bu)分(fen)極(ji)大(da)地(di)占(zhan)用(yong)計(ji)劃(hua)時(shi)間(jian)變(bian)成(cheng)了(le)很(hen)常(chang)見(jian)的(de)事(shi)情(qing)。其(qi)中(zhong)的(de)根(gen)本(ben)原(yuan)因(yin)，在(zai)於(yu)跟(gen)蹤(zong)和(he)消(xiao)除(chu)錯(cuo)誤(wu)極(ji)為(wei)不(bu)易(yi)，尤(you)其(qi)是(shi)在(zai)片(pian)上(shang)係(xi)統(tong) (SoC) 的軟件內容以每年約 200% 的速度增長的情況下。與此相反，設計的硬件部分僅增長約 50%。

 

 

雖然虛擬原型和現場可編程門陣列 (FPGA) 原(yuan)型(xing)在(zai)早(zao)期(qi)嵌(qian)入(ru)式(shi)軟(ruan)件(jian)測(ce)試(shi)上(shang)已(yi)受(shou)到(dao)關(guan)注(zhu)，但(dan)對(dui)於(yu)軟(ruan)件(jian)和(he)硬(ying)件(jian)的(de)集(ji)成(cheng)並(bing)無(wu)助(zhu)益(yi)。前(qian)者(zhe)缺(que)乏(fa)追(zhui)蹤(zong)硬(ying)件(jian)錯(cuo)誤(wu)所(suo)需(xu)的(de)硬(ying)件(jian)精(jing)確(que)性(xing)，而(er)對(dui)於(yu)盡(jin)快(kuai)消(xiao)除(chu)錯(cuo)誤(wu)所(suo)需(xu)的(de)硬(ying)件(jian)調(tiao)試(shi)
，後(hou)者(zhe)能(neng)力(li)有(you)限(xian)。

 

因此
，開發團隊和項目經理已轉而采用硬件仿真作為其驗證策略的基礎。硬件仿真是一種多功能驗證工具，有you許xu多duo相xiang關guan優you勢shi
，包bao括kuo軟ruan硬ying件jian協xie同tong驗yan證zheng或huo測ce試shi硬ying件jian和he軟ruan件jian集ji成cheng的de功gong能neng。它ta已yi受shou到dao軟ruan件jian開kai發fa者zhe的de注zhu意yi，因yin為wei這zhe是shi能neng夠gou確que保bao嵌qian入ru式shi係xi統tong軟ruan件jian通tong過guo底di層ceng硬ying件jian正zheng常chang工gong作zuo的de唯wei一yi驗yan證zheng工gong具ju。對dui於yu致zhi力li於yu調tiao試shi複fu雜za SoC 設she計ji的de硬ying件jian工gong程cheng師shi來lai說shuo
，這zhe也ye是shi值zhi得de注zhu意yi的de
，因yin為wei工gong程cheng師shi可ke以yi憑ping借jie該gai方fang法fa追zhui蹤zong硬ying件jian內nei的de軟ruan件jian錯cuo誤wu或huo軟ruan件jian行xing為wei中zhong的de硬ying件jian錯cuo誤wu。硬ying件jian仿fang真zhen的de其qi他ta優you勢shi包bao括kuo快kuai速su彙hui編bian功gong能neng、軟件驗證、全麵的設計調試和可擴展性，可滿足包括數十億應用程序特定集成電路 (ASIC) 門的設計。此外，它能夠以驗證嵌入式軟件和執行係統驗證必需的高速率來處理數十億驗證周期（圖 1）。

 

過去，硬件調試和測試是項目周期驗證部分的唯一工作
，此作業由硬件描述語言 (HDL) 測(ce)試(shi)平(ping)台(tai)驅(qu)動(dong)的(de)邏(luo)輯(ji)軟(ruan)件(jian)仿(fang)真(zhen)進(jin)行(xing)管(guan)理(li)。傳(chuan)統(tong)的(de)大(da)箱(xiang)式(shi)硬(ying)件(jian)仿(fang)真(zhen)隻(zhi)用(yong)於(yu)最(zui)大(da)型(xing)的(de)設(she)計(ji)。很(hen)多(duo)開(kai)發(fa)團(tuan)隊(dui)已(yi)采(cai)用(yong)正(zheng)式(shi)驗(yan)證(zheng)對(dui)軟(ruan)件(jian)仿(fang)真(zhen)進(jin)行(xing)補(bu)充(chong)，以(yi)增(zeng)加(jia)基(ji)礎(chu)覆(fu)蓋(gai)範(fan)圍(wei)並(bing)確(que)保(bao)不(bu)遺(yi)漏(lou)特(te)殊(shu)用(yong)例(li)。但(dan)是(shi)
，隻(zhi)有(you)硬(ying)件(jian)仿(fang)真(zhen)可(ke)以(yi)在(zai)比(bi)較(jiao)可(ke)行(xing)的(de)時(shi)間(jian)內(nei)完(wan)成(cheng) SoC 設計的全部驗證任務，並緩解與基於事件的軟件仿真相關的運行問題。

 

 

SoC 的軟件內容使協同驗證成為驗證策略中一個非常重要的部分，因為它可以在投片前確認一個嵌入式 SoC 的硬件和軟件部分同時得到驗證且正確交互。

 

過去
，如果設計流片後發生硬件問題
，軟件開發者必須盡其所能設法圍繞問題進行編碼。在 SoC wanchengzhiqianyanzhengruanjian，shejituanduikeyizaijinruguipianjieduanzhiqianjiejueyingjianwenti。ruqiansuoshu
，yingjianfangzhenjianzhayongyuquebaoqianrushiruanjiangenjuguifanzaiyingjianshangyunxing。

 

過(guo)去(qu)使(shi)用(yong)各(ge)種(zhong)調(tiao)試(shi)引(yin)擎(qing)進(jin)行(xing)軟(ruan)件(jian)調(tiao)試(shi)。每(mei)種(zhong)引(yin)擎(qing)有(you)一(yi)個(ge)核(he)心(xin)，充(chong)分(fen)利(li)用(yong)硬(ying)件(jian)對(dui)處(chu)理(li)器(qi)內(nei)部(bu)工(gong)作(zuo)的(de)可(ke)視(shi)性(xing)和(he)控(kong)製(zhi)功(gong)能(neng)。雖(sui)然(ran)提(ti)供(gong)了(le)部(bu)分(fen)調(tiao)試(shi)功(gong)能(neng)，但(dan)由(you)於(yu)處(chu)理(li)器(qi)提(ti)供(gong)的(de)接(jie)入(ru)方(fang)式(shi)

，診(zhen)斷(duan)問(wen)題(ti)的(de)能(neng)力(li)受(shou)限(xian)。此(ci)外(wai)
，由(you)於(yu)傳(chuan)統(tong)軟(ruan)件(jian)調(tiao)試(shi)通(tong)常(chang)發(fa)生(sheng)在(zai)實(shi)際(ji)係(xi)統(tong)中(zhong)，軟(ruan)件(jian)開(kai)發(fa)者(zhe)以(yi)目(mu)標(biao)係(xi)統(tong)速(su)度(du)在(zai)實(shi)際(ji)硬(ying)件(jian)上(shang)執(zhi)行(xing)實(shi)際(ji)代(dai)碼(ma)。這(zhe)樣(yang)他(ta)們(men)可(ke)以(yi)通(tong)過(guo)大(da)量(liang)代(dai)碼(ma)迅(xun)速(su)找(zhao)到(dao)錯(cuo)誤(wu)的(de)程(cheng)序(xu)。

 

這些傳統技術在調試 SoC 時shi無wu效xiao，因yin為wei沒mei有you實shi際ji硬ying件jian，無wu法fa以yi真zhen實shi係xi統tong速su度du執zhi行xing代dai碼ma。一yi般ban來lai說shuo

，隻zhi要yao執zhi行xing代dai碼ma且qie軟ruan件jian模mo擬ni器qi提ti供gong所suo有you硬ying件jian可ke視shi性xing，即ji可ke仿fang真zhen硬ying件jian。但dan問wen題ti是shi速su度du - 調試代碼是很慢的一種方法。

 

例如，如果 SoC 設計為在 Linux 上運行程序，軟件開發者必須以數十億時鍾周期完成 Linux 啟動，軟件才能開始執行。粗略估計這會以約 10 赫茲 (Hz) 的典型軟件仿真速度花費 28 年以上完成 Linux 啟動。

 

不管調試硬件還是軟件，傳統硬件和軟件調試工具都無法得知彼此的任何情況。如果采用複雜的大型 SoC 設計，嚐試找到問題時獨立完成兩種調試是效率低下的。

 

兩者結合是最為理想的方法
，這樣硬件仿真就可以節約時間。SoC 硬件通常在 FPGA 或其他可編程器件中實施，速度更快。在此設置中
，根據運行速度
，最快可以 15 分鍾的速度完成 Linux 啟動。硬件仿真可提供與硬件調試器相似的斷點和波形控製及可視性。

 

 

硬件仿真以其高性能（這是軟件需求推動的越來越重要的需求）在一眾驗證工具中脫穎而出。它能夠確認 SoC 設計按計劃工作，並適於處理大到十億 ASIC 等deng效xiao門men的de複fu雜za設she計ji，且qie每mei月yue可ke完wan成cheng超chao過guo一yi萬wan億yi驗yan證zheng周zhou期qi。即ji使shi是shi這zhe樣yang，現xian階jie段duan使shi用yong硬ying件jian仿fang真zhen進jin行xing徹che底di詳xiang盡jin的de功gong能neng驗yan證zheng仍reng然ran是shi可ke用yong的de最zui具ju成cheng本ben效xiao益yi且qie有you效xiao的de調tiao試shi方fang法fa（圖 2）。

 

引入事務級建模 (TLM) 和事務處理器可用性可將硬件仿真轉為一係列垂直市場的虛擬平台測試環境。事務處理器作為驗證知識產權 (IP) 組合的一部分，是外設功能或協議的一種高級抽象模型。事務處理器通常作為現成 IP 提供

，可用於各種不同的協議。典型的事務處理器通常包括 PCIe、USB、FireWire、Ethernet、Digital Video
、RGB、HDMI、I2C、UART 和 JTAG 器件。

 

 

先前，硬件設計獨立於要在芯片上執行的軟件的開發。但今非昔比，由於 SoC chuliqishuliangfanbeiqiemeidaichanpinbaohanliangbeideruanjianneirong，ruanjianwentichengweikaifatuanduihexiangmujingliyouxiankaolvdeduixiang。xianzai，kaifatuanduizhengshiyuqiruanjianzaiyingjianpingtaizhengchanggongzuohou，SoC 才算完整。

 

SoC 是shi一yi個ge全quan麵mian的de嵌qian入ru式shi係xi統tong，需xu要yao進jin行xing硬ying件jian仿fang真zhen來lai驗yan證zheng其qi能neng否fou正zheng常chang工gong作zuo。通tong過guo硬ying件jian仿fang真zhen，開kai發fa團tuan隊dui可ke以yi更geng策ce略lve性xing地di進jin行xing計ji劃hua

，並bing根gen據ju多duo個ge抽chou象xiang層ceng麵mian實shi施shi調tiao試shi方fang法fa。他ta們men可ke以yi同tong時shi在zai硬ying件jian和he嵌qian入ru式shi軟ruan件jian之zhi間jian追zhui蹤zong錯cuo誤wu，確que定ding問wen題ti所suo在zai。通tong過guo具ju有you更geng高gao性xing價jia比bi且qie有you效xiao的de方fang式shi
，他ta們men在zai這zhe個ge過guo程cheng中zhong節jie約yue了le時shi間jian

，大da幅fu降jiang低di錯cuo過guo上shang市shi機ji遇yu的de風feng險xian。