【導讀】隻有使用正確的PCB疊(die)層(ceng)進(jin)行(xing)構(gou)建(jian)，高(gao)速(su)設(she)計(ji)才(cai)能(neng)成(cheng)功(gong)運(yun)行(xing)。您(nin)的(de)疊(die)層(ceng)必(bi)須(xu)正(zheng)確(que)布(bu)置(zhi)電(dian)源(yuan)和(he)接(jie)地(di)層(ceng)，為(wei)信(xin)號(hao)分(fen)配(pei)足(zu)夠(gou)的(de)層(ceng)，並(bing)且(qie)所(suo)有(you)材(cai)料(liao)組(zu)和(he)銅(tong)選(xuan)擇(ze)均(jun)能(neng)以(yi)適(shi)當(dang)的(de)規(gui)模(mo)和(he)成(cheng)本(ben)製(zhi)造(zao)。如(ru)果(guo)設(she)計(ji)人(ren)員(yuan)能(neng)夠(gou)獲(huo)得(de)正(zheng)確(que)的(de)疊(die)層(ceng)
，那(na)麼(me)在(zai)確(que)保(bao)信(xin)號(hao)完(wan)整(zheng)性(xing)的(de)情(qing)況(kuang)下(xia)布(bu)線(xian)就(jiu)會(hui)容(rong)易(yi)得(de)多(duo)，並(bing)且(qie)可(ke)以(yi)抑(yi)製(zhi)或(huo)防(fang)止(zhi)許(xu)多(duo)更(geng)簡(jian)單(dan)的(de)EMI問題。

隻有使用正確的PCB疊(die)層(ceng)進(jin)行(xing)構(gou)建(jian)
，高(gao)速(su)設(she)計(ji)才(cai)能(neng)成(cheng)功(gong)運(yun)行(xing)。您(nin)的(de)疊(die)層(ceng)必(bi)須(xu)正(zheng)確(que)布(bu)置(zhi)電(dian)源(yuan)和(he)接(jie)地(di)層(ceng)，為(wei)信(xin)號(hao)分(fen)配(pei)足(zu)夠(gou)的(de)層(ceng)，並(bing)且(qie)所(suo)有(you)材(cai)料(liao)組(zu)和(he)銅(tong)選(xuan)擇(ze)均(jun)能(neng)以(yi)適(shi)當(dang)的(de)規(gui)模(mo)和(he)成(cheng)本(ben)製(zhi)造(zao)。如(ru)果(guo)設(she)計(ji)人(ren)員(yuan)能(neng)夠(gou)獲(huo)得(de)正(zheng)確(que)的(de)疊(die)層(ceng)
，那(na)麼(me)在(zai)確(que)保(bao)信(xin)號(hao)完(wan)整(zheng)性(xing)的(de)情(qing)況(kuang)下(xia)布(bu)線(xian)就(jiu)會(hui)容(rong)易(yi)得(de)多(duo)
，並(bing)且(qie)可(ke)以(yi)抑(yi)製(zhi)或(huo)防(fang)止(zhi)許(xu)多(duo)更(geng)簡(jian)單(dan)的(de)EMI問題。

為了幫助設計人員更快地設計和構建支持所需布線和信號完整性的高速疊層

，我們為不同類別的高速疊層編譯了重要資源。

低層數疊層

更簡單的高速PCB將從4層電路板開始。我堅定認為，2層電路板不應該用於支持阻抗控製的高速數字接口的設計，因為其無法保證信號完整性或噪聲控製。任何設計專業人士均認同這一點。

可以支持高速信號的三種主要類型的4層PCB疊層如下所示。在這些疊層中
，選項1可以說是最佳選擇

，因為它提供了最大的布線靈活性
，並且可以用作雙麵電路板。選項2也可用於雙麵放置，但它限製了信號的布線位置，因為內層可能存在串擾。選項3適用於有高功率需求，但隻能在一層上布線高速信號；被動元件或機械元件仍可以放置在背麵層上。

·  詳細了解雙麵PCB的最佳4層疊層選項

可支持高速布線的4層PCB疊層示例

如果需要將低速信號放入內層等更高的信號數，則下一步是將選項1擴展到更高的層數。這將從一個6層疊層開始
，其中一個專用電源層和一個信號層被添加到上麵選項1所示的疊層中。此疊層之所以有用
，有兩個原因：

·  表層適用於受控阻抗高速接口
·  內層可以支持大多數較慢的接口或控製信號
·  電源層可以分成多個大電源軌以支持不同的核心電壓電平

可以使用相同的步驟將疊層擴展到具有高速信號的8層或更多層；下一節將討論這種類型的PCB疊層。

·  詳細了解可支持高速PCB的6層PCB疊層

適中層數

在某些時候
，電路板疊層會變得非常厚，以至於PCB的總厚度會大於標準值。就製造方麵而言
，這不是問題
；標準層壓過程可以處理超出標準厚度值並達到數毫米厚度的板。如果您的目標是薄板
，那麼您將需要更薄的層
；選項是增強型PTFE層壓板（將在下文討論）或直接轉向HDI過程。

適中層數的電路板（約8層以上）往往會將多個平麵層分配給電源
，並具有額外的信號層。對於適中層數的電路板
，很少會有簡單的指南可以幫助抑製EMI並確保電源完整性：

·  隻要信號不參考該平麵層
，就可以將電源層分成多個軌道
·  如果有多個電源平麵
，不要將電源平麵堆疊在相鄰的層上
，而是用一個GND層將其分開
·  將快速信號放在兩個GND平麵之間的內層上，不要將其參考有任何拆分的電源平麵
·  僅將表層用於快速微帶線
，可以使用一些電源布線（如有需要）
，也可以使用一些GND灌注（如有需要）

這些指南可能會導致您在設計中添加幾個額外的層
，但優勢是噪聲控製、電源完整性和信號完整性要好得多。

將層分組到更高層數的策略

更多高級疊層

在高速PCB設計的背景下，“更先進”的想法可能意味著很多事情。在高速數字設計中，它在層選擇和排列方麵可能有兩種可能的含義：

·  支持HDI布線的薄層
·  層數過高會迫使使用薄層
·  在多層的細間距BGA中進行布線（但不一定要用HDI）

換句話說
，您可以擁有非常薄的信號層（例如4密耳）和低層數的玻璃增強型FR4，或者您可以擁有非常高的層數，從而迫使采用薄層和可能的替代材料。

這些PCB高速疊層設計的考量重點是元件所需的線寬和可製造性
，而不僅僅是疊層的Dk和Df值。在某些情況下，信號層需要使用低Dk、低Df的層壓板，但並不隻是因為損耗較低。在這些設計中

，可製造性和信號完整性至高無上，薄層壓板可以解決具有高層數和/或薄信號層的高速疊層中的許多挑戰。如今，較薄電路板的主要選擇是增強型PTFE層壓板，其厚度可低於4密耳，從而無需轉向最先進的工藝或HDI過程。

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻
、圖片
、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

升壓轉換器簡介：結構與設計

啟用汽車 USB 電源

使用微控製器的8通道測驗蜂鳴器電路

使用雙 SPST 開關演示信號的無損切換

自動執行寬禁帶SiC/GaN器件的雙脈衝測試