【導讀】高速電鏈路的性能受到板卡、封裝和連接器中的導體損耗、介電色散和反射的限製。這些非理想特性帶來了明顯的碼間幹擾。我們在當前的係統中要麼通過複雜的均衡、信號調製與編碼技術進行處理
，要麼通過成本不菲的阻抗控製與製造工藝來減輕ISI效應。我們提出的方法並不是盡量削減ISI
，而是使用板卡與封裝中簡單的無源結構將信道響應塑形為一組ISI受控的信道特性。我們在發射器與接收器上利用了此種受控的ISI，簡化了係統架構並獲得了較高的數據速率。在常見連接技術中應用ISI受控的連接器的設計方法是相當簡單的。我們也通過雙二進製與模擬多頻音（AMT）等信令方式給出了模擬示例，以證明這種設計方法的有效性與技術優勢。

1 引言

為了支持當前計算與通訊係統的高帶寬要求，無源互連器件必須具有高速數據傳輸能力。目前，芯片-芯片與背板鏈路帶寬受到無源器件（封裝、板卡

、連接器等）帶(dai)寬(kuan)的(de)限(xian)製(zhi)，而(er)不(bu)受(shou)發(fa)射(she)器(qi)和(he)接(jie)收(shou)器(qi)中(zhong)有(you)源(yuan)線(xian)路(lu)工(gong)作(zuo)速(su)度(du)的(de)限(xian)製(zhi)。由(you)於(yu)連(lian)接(jie)器(qi)及(ji)其(qi)周(zhou)邊(bian)器(qi)件(jian)內(nei)在(zai)損(sun)耗(hao)與(yu)彌(mi)散(san)機(ji)理(li)，互(hu)連(lian)係(xi)統(tong)在(zai)帶(dai)寬(kuan)上(shang)受(shou)到(dao)限(xian)製(zhi)。這(zhe)些(xie)非(fei)理(li)想(xiang)狀(zhuang)態(tai)在(zai)低(di)成(cheng)本(ben)封(feng)裝(zhuang)
、印製電路板（PCB）和連接器技術中尤為明顯。圖1（a）是常見連接係統中各種信道長度所對應的插入損耗。當工作頻率超過5GHzshi，zailiruchangjianbeibanzhongdenaxiejiaochangdexindaozhongsuonengjieshoudaodexinhaonengliangshifeichangxiaode。duiyuzhongdengchangduyujiaoduandexindaoeryan，tongyangnanyijiancedaopinlvchaoguo10GHz的信號能量。除衰減外，由於通孔、連接器、焊(han)球(qiu)和(he)短(duan)截(jie)線(xian)等(deng)所(suo)造(zao)成(cheng)的(de)不(bu)連(lian)續(xu)也(ye)嚴(yan)重(zhong)地(di)限(xian)製(zhi)了(le)信(xin)道(dao)帶(dai)寬(kuan)。這(zhe)種(zhong)帶(dai)寬(kuan)限(xian)製(zhi)結(jie)構(gou)中(zhong)的(de)一(yi)些(xie)並(bing)不(bu)是(shi)信(xin)號(hao)通(tong)路(lu)的(de)一(yi)部(bu)分(fen)

，它(ta)們(men)的(de)存(cun)在(zai)僅(jin)僅(jin)是(shi)因(yin)為(wei)有(you)產(chan)品(pin)製(zhi)造(zao)或(huo)機(ji)械(xie)結(jie)構(gou)方(fang)麵(mian)的(de)要(yao)求(qiu)。例(li)如(ru)
，常(chang)見(jian)背(bei)板(ban)中(zhong)的(de)穿(chuan)孔(kong)短(duan)截(jie)線(xian)和(he)絲(si)焊(han)的(de)塑(su)料(liao)焊(han)球(qiu)陣(zhen)列(lie)封(feng)裝(zhuang)中(zhong)的(de)電(dian)鍍(du)短(duan)截(jie)線(xian)

，它(ta)們(men)就(jiu)沒(mei)有(you)任(ren)何(he)電(dian)氣(qi)方(fang)麵(mian)的(de)用(yong)途(tu)。由(you)於(yu)這(zhe)些(xie)穿(chuan)孔(kong)和(he)電(dian)鍍(du)短(duan)截(jie)線(xian)帶(dai)來(lai)諧(xie)振(zhen)，因(yin)而(er)明(ming)顯(xian)地(di)降(jiang)低(di)了(le)信(xin)道(dao)的(de)工(gong)作(zuo)帶(dai)寬(kuan)，如(ru)圖(tu)1（b）所示。結果，帶有長短截線的印製線的頻帶寬度大幅減小。

現xian在zai，我wo們men可ke以yi設she計ji阻zu抗kang受shou控kong的de互hu連lian係xi統tong，使shi得de通tong過guo互hu連lian器qi件jian的de信xin號hao數shu據ju速su率lv提ti高gao。此ci外wai，借jie助zhu於yu精jing確que的de補bu償chang技ji術shu也ye可ke以yi大da大da減jian小xiao連lian接jie器qi、焊球和短截線等所造成的不連續性。不過
，隨著數據傳輸速率的提高，這種補償技術的效應卻在不斷減弱；這是因為該技術在本質上隻適用於窄帶寬的情形，並且難以抑製隨著數據速率提高而產生的總體信道衰減。先進封裝、連接器、穿孔技術和更好的材料固然可以進一步改善信道的傳輸特性，但信道的成本將會隨之大幅增加。降低ISIxiaoyingdelingyizhongtujingshishiyongxindaojunhengfangfa。yihandeshi，duiyuduanjiexianchangdujiaochangdedichengbenhulianjishueryan，qidailingzhidepinlvtexingkenenghuizaishiyongjiandandejunhengfangfashiyudaoyixiewenti。zhejiuxuyaocaiyongfuzadexinpianshangshuzixinhaochulixianlulaijiejue。yizhongbeixuanfanganshishiyongduojixinlingdefangshibingjiangshujuyasuojinzhaixiaodedaikuanzhong。raner，duojixinlingbujinjiangdileqixinzaobi（SNR），還增加了定時恢複線路的複雜程度，使得係統能耗也相應增大。一種與上述均力圖消除ISI的技術不同的備選方案為
，控製ISI並bing將jiang其qi塑su形xing為wei某mou種zhong已yi知zhi模mo式shi，從cong而er可ke以yi用yong來lai在zai接jie收shou器qi處chu高gao效xiao地di檢jian出chu信xin號hao。在zai這zhe種zhong備bei選xuan方fang案an中zhong，設she計ji連lian接jie係xi統tong的de目mu標biao是shi使shi用yong印yin製zhi線xian和he過guo孔kong短duan截jie線xian對dui信xin道dao響xiang應ying進jin行xing塑su形xing（與阻抗匹配相反）
；這樣做係統就能獲得所需要的特性，能夠傳輸更高的數據速率
，並且使發射器和接收器的結構都更加簡單。

2 尖端鏈路的設計

在高速鏈路設計中，通常使用均衡與信號處理技術來減輕ISI影響。均衡可以補償信道與頻率有關的損耗、板卡與封裝中長的印製線的彌散以及因元件過載而造成的彌散。圖2yikuangtuxingshixianshileyitiaojianduanlianlu。xianxingfankuijunhengqiyupandingfankuijunhengqitongchangdoucunzaiyumuqiandexitongzhong。xianxingjunhengqishiyigeshiyongcanshuketiaodexianxinglvboqilaibuchangxindaoshizhendezhengxiangshusongjunhengqi（FFE）。它可以作為發射器預加重與/或接收器均衡來使用
，如圖3所(suo)示(shi)。盡(jin)管(guan)接(jie)收(shou)器(qi)均(jun)衡(heng)有(you)許(xu)多(duo)優(you)點(dian)
，但(dan)是(shi)
，每(mei)秒(miao)千(qian)兆(zhao)位(wei)級(ji)並(bing)行(xing)總(zong)線(xian)最(zui)簡(jian)單(dan)且(qie)最(zui)具(ju)成(cheng)本(ben)效(xiao)益(yi)的(de)方(fang)法(fa)還(hai)是(shi)傳(chuan)輸(shu)預(yu)加(jia)重(zhong)型(xing)。傳(chuan)輸(shu)預(yu)加(jia)重(zhong)通(tong)過(guo)預(yu)加(jia)重(zhong)輸(shu)入(ru)信(xin)號(hao)的(de)高(gao)頻(pin)部(bu)分(fen)從(cong)而(er)補(bu)償(chang)該(gai)信(xin)道(dao)的(de)低(di)通(tong)量(liang)特(te)性(xing)
，見(jian)圖(tu)3中的傳輸均衡器的傳輸函數圖。不過，發射器用信號振幅組的一部分來產生緊跟主符號後的預成形符號，從而降低SNR。有you發fa射she與yu接jie收shou線xian性xing均jun衡heng的de係xi統tong，其qi性xing能neng可ke以yi簡jian單dan地di通tong過guo時shi域yu或huo頻pin域yu的de線xian性xing分fen析xi來lai確que定ding。我wo們men可ke以yi通tong過guo將jiang濾lv波bo器qi作zuo為wei並bing行xing發fa射she器qi集ji成cheng到dao各ge驅qu動dong模mo塊kuai上shang的de模mo擬ni技ji術shu來lai實shi現xian預yu加jia重zhong濾lv波bo器qi的de構gou造zao。

判定反饋均衡器（DFE）是一種使用先前判定來消除由先前檢出的符號對當前要檢出符號所造成的ISI的非線性均衡器。使用DFE的高速互連器件的單比特響應（SBR）情況如圖4所示。DFE無法消除前置ISI的影響，因為它們存在因果關係。因此，DFE通常需要與FFE成對使用。DFE是消除後置ISI最有效的方法，因為它與發射FFE相反，並不會減小發射峰的電壓配額

，並且與接收FFE不同的是
，它並不會放大信道噪聲。不過
，如果使用了DFE，那麼在設計最初（幾個）後驅DFE分接頭時線路設計的主要挑戰將是在一個（或少數幾個）單位時間間隔內關閉反饋回路的計時，如圖5（a）所示。這個問題對於第一個FDE分(fen)接(jie)頭(tou)而(er)言(yan)尤(you)其(qi)明(ming)顯(xian)，因(yin)為(wei)所(suo)接(jie)收(shou)的(de)信(xin)號(hao)必(bi)須(xu)要(yao)檢(jian)測(ce)，再(zai)乘(cheng)以(yi)相(xiang)應(ying)的(de)權(quan)重(zhong)係(xi)數(shu)，並(bing)從(cong)輸(shu)入(ru)信(xin)號(hao)中(zhong)減(jian)去(qu)，所(suo)有(you)這(zhe)些(xie)僅(jin)在(zai)一(yi)個(ge)單(dan)位(wei)時(shi)間(jian)內(nei)完(wan)成(cheng)。在(zai)20Gbps下的2-PAM鏈路中
，單位時間間隔可能僅有50ps那麼短。因此在高速鏈路中最開始的DFE分接頭通常未被移除，或者通過先行計算來展開反饋回路並增加回路中的時延。

在分接頭數量為一個且回路展開的DFE中
，每個周期要進行兩次判定。一個比較電路按照假定前一個接收到的信號為1的情形對當前接收到的信號進行判定；另一個比較電路按照假定前一個接收到的碼元為0的情形對當前接收到的信號進行判定。一旦知道前一個碼元，我們就能選擇正確的比較電路輸出。圖5（b）中所示的是一個分接頭數量為一個且回路展開的DFE。回路展開的DFE在兩個調節過的眼位上做出兩次判定，這一過程是通過使用以最開始的後驅分接頭ISI大小作為補償的采樣器來進行的。圖6（a）和（b）分別顯示了上眼圖和下眼圖。這兩個眼位分開的程度與最開始的後驅分接頭ISI成比例。回路展開DFE中的定時限製要在一個單位的時間間隔中容納一個正反器和一個複用器；這在20Gbps的情況下仍然是一項挑戰。分接頭數量超過1時，展開回路所需要的取樣器的數量會以2分接頭數量的方式增加。因此
，在通常情況下盡量避免展開分接頭數量超過1的回路。

3 ISI受控鏈路設計

3.1 局部響應信令

我們假設通訊信道中的ISI現象非常嚴重，以至於在信號通過信道時
，前一個碼元被疊加在當前的碼元上。也就是說，在n時刻所接收到的信息Yn由公式（1）來確定：

圖3  沿發射與接收線性均衡器的信道傳輸函數

圖4 分接頭數量為三個的DFE應用在第二
、第三和第四後驅體是的單比特響應

（a）標準DFE （b）回路展開的DFE

圖5 DFE的反饋回路中的時延

在這裏，Xn為時刻n 時所發射的符號。那麼對於2-PAM係統而言，如果Xn與Xn-1相等，那麼所接收到的信號要麼為0要麼就為2，否則就為1。因此
，如果我們知道Xn-1是什麼，我們就能用常規DFE或回路展開的DFE來找出Xn是什麼。

或者，我們也可以在發射器發射信號之前在該處進行以下的簡單預編碼：

圖6 由上部和下部取樣器所看到的所接收到的經過調解的眼位

（a）上部眼位（b）下部眼位

⊕式中
，⊕代表XOR運算，並且傳遞的是Yn而非Xn。這樣，我們就能輕而易舉地證明接收器處的水平2和0對應於Xn = 0
，且不論Xn-1的值為何、水平1均對應於Xn = 1。因此，在發射器上進行的編碼就獻出了在接收器處使用DFE的需要；而且該過程無需增加發射器電壓淨空要求
，這是因為發射序列仍然由1和0所組成。這種信令方式稱為雙二進製信令，首先是由Lender提出的。如果信道特性並非如上所述的那樣，我們可以在發射器處使用一個線性FFE來對信道進行預編碼
，從而使得信道符合雙二進製ISI模式。因此在實際係統中，我們通常在信道特性近似於雙二進製信道時才使用雙二進製信令。雙二進製信令已經有在一塊較長的FR4背板上通過了10Gbps及更高速率驗證。特定於其他信道類型的其他部分響應信令類型也同樣存在。表1列出了雙二進製、雙碼、改型雙二進製和2類等常見的少數幾種局部響應係統的特性。

圖7（a）和（b）分別顯示了雙二進製、雙碼
、改型雙二進製和2類的頻率響應及脈衝響應。雙二進製信道是一個零頻為Ω=π/T的低通量濾波器，雙碼信道是一個零頻為Ω=0的高通量濾波器。改型雙二進製信道是一個零頻同時為Ω=0和Ω=π/T的通頻帶。2類信道也是一個零頻為Ω=π/T的低通量係統，隻是其頻響衰減波形與雙二進製信道不同。雙二進製的眼圖與2類係統的眼圖分別見圖8（a）和（b）
，雙二進製和2類係統分別有3個和5個等級。

3.2 多頻音信令

前(qian)麵(mian)介(jie)紹(shao)的(de)局(ju)部(bu)響(xiang)應(ying)方(fang)法(fa)利(li)用(yong)了(le)在(zai)信(xin)道(dao)頻(pin)率(lv)響(xiang)應(ying)第(di)一(yi)個(ge)陷(xian)波(bo)之(zhi)前(qian)的(de)信(xin)道(dao)帶(dai)寬(kuan)的(de)一(yi)部(bu)分(fen)。但(dan)在(zai)第(di)一(yi)個(ge)陷(xian)波(bo)之(zhi)後(hou)
，信(xin)道(dao)頻(pin)率(lv)響(xiang)應(ying)有(you)可(ke)能(neng)恢(hui)複(fu)為(wei)非(fei)零(ling)值(zhi)

，比(bi)如(ru)頻(pin)率(lv)響(xiang)應(ying)為(wei)1+e#(-jπfT)的雙二進製信道就是如此。事實上，頻率響應中的陷波間隔距離相等，均為（2k+1）/2T；可(ke)以(yi)用(yong)於(yu)信(xin)號(hao)傳(chuan)輸(shu)的(de)額(e)外(wai)信(xin)道(dao)帶(dai)寬(kuan)存(cun)在(zai)於(yu)每(mei)兩(liang)個(ge)陷(xian)波(bo)之(zhi)間(jian)
，這(zhe)是(shi)因(yin)為(wei)雙(shuang)二(er)進(jin)製(zhi)傳(chuan)輸(shu)並(bing)沒(mei)有(you)使(shi)用(yong)該(gai)位(wei)置(zhi)。在(zai)這(zhe)種(zhong)情(qing)況(kuang)下(xia)，我(wo)們(men)可(ke)以(yi)傳(chuan)輸(shu)由(you)以(yi)直(zhi)流(liu)為(wei)中(zhong)心(xin)的(de)雙(shuang)二(er)進(jin)製(zhi)流(liu)和(he)一(yi)組(zu)以(yi)非(fei)零(ling)載(zai)波(bo)頻(pin)率(lv)為(wei)中(zhong)心(xin)的(de)通(tong)頻(pin)帶(dai)流(liu)所(suo)組(zu)成(cheng)的(de)多(duo)頻(pin)音(yin)序(xu)列(lie)。

圖7 頻域特性和少數幾種部分響應係統脈衝響應：

雙二進製（類型1）、雙碼、修正型雙二進製和類型2（a）頻域響應（b）時域響應

最近，業界提出了一種適用於高速鏈路的多頻音新架構

，稱為模擬多頻音（AMT）。圖9（a）中所示的是一種簡化的三通道型AMTxitong。womenjiangshurumayuanliuyusantiaoziliubingliefangzhi，geziliudesuduweizongbitelvdesanfenzhiyi。jiexialaigeziliujunbeitiaojiezhiqigezidezaibopinlvshang，hebinghoudexinhaotongguoxianlufasongchuqu。tu9（b）為各子信道在接收器輸入端處的獨特頻率響應的示意圖。AMT係統中所有的載波頻率均為子流碼元速率的整數倍。當ISI不存在時
，子流在接收器中用混合器和整合器彼此分隔開來。在出現ISIdeshijixitongzhong
，zhengxiangshusongjunhengqibiefangzhizaigeziliudefasheqichu

，yiweichijieshouqichugeziliuzhijiandezhengjiaozhuangtai。fasheqichudehunheqiyeyufashejunhengqizhenghezaiyiqi，bingqiezaishuziyuzhongfahuizuoyong。yuchangjiandefeiguiling（NRZ）係統相似
，AMT係統中的每條子流可以在接收器處配備一個DFE
，DFE甚至可以存在於各子流之間

，以消除後置的信道間幹擾（ICI）。不過
，AMT中的DFE以子流速率運行，其速率隻是係統總比特率的幾分之一。因此
，時序約束就減輕了很多。在雙二進製信道1+e#(-jπfT)上，如果子流速率被設定等於T，那麼，信道會在發射器輸出端處延遲整合信號（並因此延遲了組成它的各子流）達一個完整的子流周期

，並將其疊加至自身。不過，由於各載流頻率為1/Tdezhengshubei
，gaiyunsuanbingbuyingxiangziliuzhijianbaochizhengjiaozhuangtai。yinci
，geziliuzaijieshouqichubeihunheyuzhenghehou，geziliujiangzuoweishuangerjinzhixuliebeifenkai。yinci

，womenkeyizaifasheqichudegeziliushangjinxingshuangerjinzhibianma，yijianhuageziliudexinhaojiance。

圖8 數據速率20Gbps的（a）雙二進製和（b）類型2的部分響應信號眼圖（a）雙二進製（b）類型2

圖9 三通道AMT係統與子信道頻率響應

（a）三通道AMT係統
；（b）子信道頻率響應

雖然我們本章的論據基礎是雙二進製信道，但這些論據卻可延展至前一章中所介紹的局部響應信令方法的所有變化。

4 受控ISI信道工程設計

高速鏈路信道通常為在的均衡技術的幫助下盡力消除ISIdexitong。zheyangdeerxitongbujinjiegouxiangdangfuza
，haifeichanghaoneng。chucizhiwai
，zheyangdelianluxindaotongchangtongliangjiaodi，bingbanyoujijudegaopinlvguilvxingshuaijian。suirantamenyudisanbufenzhongdeditongliangbufenxiangyingxindaoleisi，danbingfeiwanquanyiyang。jishiISIxiaochuxingxindaoxianboleisiyushuangerjinzhixitongxianbo，qixianbopinlvyekenengbingbufuhemubiaoxinhaosulv。yinci，weilechuangzaodengxiaodebufenxiangyingxindao
，zaifasheqichushezhiyidingliangdejunhengshiyoubiyaode，erzheyangzuoyeyiweizhenengliangxiaohaodetigaobingjiangdiSNR。在本文中，我們通過在PCB印製線和封裝上添加無源波導結構的方法
，從而提出一種在常規鏈路基礎上創建部分響應信道的備選方案。

圖10（a）表biao示shi一yi個ge帶dai有you單dan短duan截jie線xian的de互hu連lian係xi統tong
，短duan截jie線xian用yong來lai調tiao節jie其qi傳chuan輸shu特te性xing。我wo們men可ke以yi通tong過guo改gai變bian短duan截jie線xian的de長chang度du和he阻zu抗kang來lai改gai變bian係xi統tong響xiang應ying波bo形xing。短duan截jie線xian的de長chang度du決jue定ding零ling頻pin
，其qi阻zu抗kang影ying響xiang衰shuai減jian，如ru圖tu10（b）和（c）所示。短截線長度與初次零頻關係如下所示：

式中
，c0為光速，∈r為電容率或材料的介電常數，L 為短截線的長度。對於低損耗的材料而言，信道級響應對短截線的位置較為敏感。

(a) 添加一條短截線 

；(b)H(f）作為短截線長度的函數；(c)H(f）作為短截線阻抗的函數

圖10 用一條短截線給信道傳輸函數塑形

添(tian)加(jia)多(duo)條(tiao)短(duan)截(jie)線(xian)，我(wo)們(men)就(jiu)能(neng)非(fei)常(chang)近(jin)似(si)地(di)獲(huo)得(de)所(suo)需(xu)的(de)光(guang)譜(pu)形(xing)狀(zhuang)。我(wo)們(men)可(ke)以(yi)通(tong)過(guo)短(duan)截(jie)線(xian)長(chang)度(du)和(he)阻(zu)抗(kang)這(zhe)兩(liang)個(ge)可(ke)調(tiao)參(can)數(shu)在(zai)多(duo)個(ge)位(wei)點(dian)處(chu)修(xiu)改(gai)信(xin)道(dao)的(de)特(te)性(xing)參(can)數(shu)。因(yin)此(ci)，在(zai)各(ge)個(ge)短(duan)截(jie)線(xian)位(wei)置(zhi)，信(xin)道(dao)的(de)特(te)征(zheng)阻(zu)抗(kang)可(ke)以(yi)改(gai)變(bian)。圖(tu)11（a）biaoshipeiyouliangtiaoduanjiexiandehulianxitong。qizhongyitiaoduanjiexiankeyidaibiaoyizhongbulianxuzhuangtai，zuoweixindaodeyigebufenqiewufayichu。womenkeyiyouyitianjialingyitiaoduanjiexianlaigaibianxindaodexiangying。zaiduanjiexianzhiqianjizhihoudeyinzhixiandechangdufenbieweiL1=50mm和L3=25mm。兩條短截線的長度均為L4=L5=14.5mm。通過調整短截線之間的距離，我們可以明顯改變互連係統的傳輸函數
，如圖11（b）所示。圖中的曲線1是添加第二條短截線之前的信道響應。當短截線之間的距離為10mm時
，我們得到了曲線2所示的平坦的信道響應。不過，當距離設置為5.0mm和2.5mm時，信道響應在更高的頻率處出現峰值，參見曲線3和4。因yin此ci，我wo們men可ke以yi通tong過guo短duan截jie線xian及ji短duan截jie線xian反fan射she的de相xiang互hu作zuo用yong來lai大da幅fu改gai變bian互hu連lian係xi統tong的de總zong體ti信xin道dao特te性xing。來lai自zi短duan截jie線xian的de局ju部bu反fan射she所suo造zao成cheng影ying響xiang可ke以yi通tong過guo小xiao反fan射she理li論lun來lai粗cu略lve估gu算suan。不bu過guo，可ke以yi調tiao整zheng的de實shi際ji上shang也ye隻zhi有you少shao數shu幾ji個ge設she計ji參can數shu。因yin此ci，通tong過guo模mo擬ni調tiao節jie少shao數shu幾ji個ge關guan鍵jian參can數shu更geng容rong易yi找zhao到dao最zui佳jia方fang案an。

5 案例分析：一條6英寸FR4芯片-芯片互連器件

圖12（a）中是我們將在本文中研究的芯片-芯片互連係統示意圖。該互連器件由一條6英寸FR4 PCB印製線
、兩個低成本塑料封裝（內部各有20mm長的基板印製線）、PCB和封裝過孔和寄生元器件（Ci和Ri，即電容和電阻），以yi及ji短duan截jie線xian組zu成cheng。隨sui著zhe信xin號hao通tong過guo信xin道dao傳chuan播bo，所suo有you這zhe些xie元yuan器qi件jian都dou會hui使shi信xin號hao發fa生sheng衰shuai減jian與yu彌mi散san。為wei了le對dui數shu千qian兆zhao赫he茲zi級ji頻pin率lv的de信xin道dao進jin行xing分fen析xi
，我wo們men為wei信xin道dao中zhong無wu源yuan和he有you源yuan器qi件jian建jian立li了le精jing確que的de模mo型xing。圖tu12（b）是一個點-點差分互連係統的電路示意圖，其中有傳輸線路、終端和一個主驅動的簡單模型。我們將研究不同傳輸方法在該通訊信道上的性能
，以驗證所用方法的有效性。

圖11 用多條短截線對信道傳輸函數進行塑形

（a）使用多條短截線對信道特性進行塑形；（b）H(f）作為短截線間距的函數

5.1 常見發射與接收均衡

第一種減輕ISI效應的方法是使用均衡技術。圖13（a）中所示的是目標數據速率為20Gb/s的係統在進行均衡前以及進行功率受約束的發射均衡後的傳輸函數。低成本封裝上的電鍍短截線在大約14GHz處(chu)給(gei)信(xin)道(dao)傳(chuan)輸(shu)函(han)數(shu)帶(dai)來(lai)了(le)一(yi)個(ge)短(duan)截(jie)。因(yin)為(wei)這(zhe)個(ge)原(yuan)因(yin)，發(fa)射(she)均(jun)衡(heng)器(qi)不(bu)得(de)不(bu)大(da)幅(fu)衰(shuai)減(jian)傳(chuan)輸(shu)數(shu)據(ju)的(de)低(di)頻(pin)部(bu)分(fen)
，並(bing)使(shi)得(de)總(zong)體(ti)的(de)均(jun)衡(heng)後(hou)傳(chuan)輸(shu)函(han)數(shu)變(bian)得(de)扁(bian)平(ping)。這(zhe)導(dao)致(zhi)SNR在接收端產生嚴重損失。圖13（b）中所示的是係統原始SBR和均衡後的SBR。圖14（a）和（b）中所顯示的分別是使用標準DFE均衡後的眼圖，以及使用分接頭數量為一個且回路展開的DFE均衡後的眼圖。盡管使用標準DFE所接收到的眼圖顯示出了一定程度的張開
，使用回路展開的DFE則很明顯地改善了係統的電壓餘量和時間餘量。

5.2 雙二進製信令的信道工程設計

第二種方法是通過在板卡和封裝上設計印製線短截線來改變信道的特性，並以此來匹配雙二進製係統的特性；如圖15所suo示shi。設she計ji這zhe些xie短duan截jie線xian的de目mu的de是shi在zai係xi統tong最zui大da工gong作zuo頻pin率lv下xia設she置zhi零ling值zhi。我wo們men可ke以yi調tiao整zheng印yin製zhi線xian的de長chang度du與yu阻zu抗kang來lai控kong製zhi響xiang應ying的de頻pin率lv特te性xing形xing狀zhuang。短duan截jie線xian印yin製zhi線xian長chang度du為wei3.75mm。

圖12 芯片到芯片互連係統和信道模型

（a）互連係統（b）信道模型

圖13 發射與接收均衡（a）頻率響應（b）單比特響應

圖14 有發射與接收均衡的眼圖（a）使用標準DFE（b）使用分接頭數量為一個的回路展開的DFE

圖16（a）中所示的是理想雙二進製、原型和修正後係統的傳輸函數。修正後的傳輸函數非常匹配雙二進製係統的傳輸函數，並且在10GHz的奈奎斯特頻率上有零值。盡管原型係統的傳輸函數顯示在10GHz可以傳輸更多的能量，但ISI非常嚴重以至於無法可靠地傳輸速率為20Gbps的數據。改進後的係統引入了總量受控的ISI，因此係統在不需要任何發射或接收均衡器的情況下就表現出電壓餘量和時間餘量上的極大改善
，如圖16（b）所示。

圖15 設計改變連接係統整體特性的封裝和PCB印製線的實例

因為在高頻下，頻譜內容減少
，局部響應信令如雙二進製信令還具有更好的抗串擾
、抗反射特性以及較低的電磁幹擾（EMI）。局部響應信令可以降低所需的最大頻率，因為它允許總量受控的ISI存在。

圖17（a）中所示的是芯片到芯片係統從輸入到輸出的信號通道眼圖。傳輸媒介將二進製NRZ碼元轉化為雙二進製或2類多級相關碼元。圖17（b）zhongshigaibianhoudeerjinzhishujumoshihejieshoudaodeboxing。womentongguoxindaoshiyanlaigaibianshuruboxing，yicilaipailiebingxianshixindaoduiyushurudeyingxiang。shuchumayuanweifasheqisuofachudedangqianmayuanyuqianmiandemayuanzhihe。

圖17 修正型芯片到芯片互連係統將二進製轉化為三重信號。

5.3 AMT信令的信道工程設計

圖18表示原有信道頻率響應（分貝）和損耗角正切。對頻率響應仔細檢查後顯示，信道響應在第一次陷波頻率（由電鍍短截線所致）後開始反彈，達到損耗角正切
，與圖10（b）中(zhong)的(de)情(qing)況(kuang)類(lei)似(si)。不(bu)過(guo)
，其(qi)響(xiang)應(ying)由(you)於(yu)信(xin)道(dao)中(zhong)斷(duan)的(de)存(cun)在(zai)而(er)受(shou)抑(yi)製(zhi)。如(ru)果(guo)沒(mei)有(you)這(zhe)些(xie)其(qi)他(ta)的(de)不(bu)連(lian)續(xu)
，信(xin)道(dao)響(xiang)應(ying)會(hui)在(zai)第(di)一(yi)次(ci)陷(xian)波(bo)後(hou)反(fan)彈(dan)至(zhi)損(sun)耗(hao)角(jiao)正(zheng)切(qie)，在(zai)20GHz以下時
，其衰減小於20dB。因(yin)此(ci)，第(di)一(yi)次(ci)陷(xian)波(bo)後(hou)，部(bu)分(fen)可(ke)用(yong)信(xin)道(dao)傳(chuan)輸(shu)容(rong)量(liang)就(jiu)被(bei)浪(lang)費(fei)了(le)。本(ben)節(jie)所(suo)研(yan)究(jiu)的(de)第(di)三(san)種(zhong)方(fang)法(fa)即(ji)是(shi)延(yan)長(chang)封(feng)裝(zhuang)上(shang)電(dian)鍍(du)短(duan)截(jie)線(xian)的(de)長(chang)度(du)

，將(jiang)主(zhu)陷(xian)波(bo)頻(pin)率(lv)移(yi)至(zhi)低(di)頻(pin)，如(ru)圖(tu)18所示。雖然這種修正降低了第一次陷波前信道的帶寬，但這能讓信道響應在受到其他不連續抑製值前回彈至損耗角正切。

圖18 原有的和改進後的頻率響應

至此，信道在可用頻率上的頻率響應主要取決於一條單短截線，而短截線又具有周期性頻率響應，便在15GHz時產生又一個陷波。結果與圖9（b）類似，5GHz到15GHz之間的全通頻帶信道都打開了，可以用AMT發射器來完成通頻帶信號傳輸。AMT係統會要求采用三信道（一條10Gb/s雙二進製基帶信道和兩條正交10Gb/s雙二進製通頻帶信道）
，以達到總計30Gb/s的數據速率。圖19（a）-（c）表示優化後的AMT係統在該信道上的三條子流的眼圖。

由於改進後的信道並不會像理想型雙二進製信道那樣完全恢複至0dB，AMT係統需要具備一定數量的信號傳輸均衡器，或者是在接收器前端加裝一個線性均衡器（10GHz時
，其增益為10dB）。AMT係統的接收器同樣需要在各子流上配置一個分接頭數量為一的DFE
；該DFE回路時間為200 ps，以消除各個子流的第二次後驅ISI。雖然這種方法增加了係統的複雜性，但其數據速率比前一種方法高出50%。圖20中所示的是均衡後降頻轉換前三條子流在接收器輸入端的信號響應。

6 結論

本文論述了一種高速芯片-芯片通信互連器件受控ISI設(she)計(ji)方(fang)法(fa)。我(wo)們(men)利(li)用(yong)常(chang)見(jian)封(feng)裝(zhuang)與(yu)板(ban)卡(ka)技(ji)術(shu)中(zhong)的(de)非(fei)理(li)想(xiang)特(te)性(xing)來(lai)形(xing)成(cheng)互(hu)連(lian)係(xi)統(tong)的(de)信(xin)道(dao)響(xiang)應(ying)。這(zhe)使(shi)得(de)常(chang)見(jian)互(hu)連(lian)器(qi)件(jian)可(ke)以(yi)在(zai)最(zui)小(xiao)的(de)帶(dai)寬(kuan)下(xia)傳(chuan)送(song)較(jiao)高(gao)數(shu)據(ju)速(su)率(lv)的(de)信(xin)號(hao)
，並(bing)通(tong)過(guo)局(ju)部(bu)響(xiang)應(ying)和(he)多(duo)音(yin)頻(pin)信(xin)令(ling)方(fang)式(shi)抑(yi)製(zhi)計(ji)時(shi)不(bu)準(zhun)的(de)發(fa)生(sheng)。局(ju)部(bu)響(xiang)應(ying)信(xin)令(ling)（如雙二進製信令）還表現出更好的抗串擾、抗EMI和抗反射特性。

圖19 第一、第二和第三子流眼圖

（a）第一信道（b）第二信道（c）第三信道

圖20 下轉換前，三條AMT子流在接收器輸入端處的均衡響應

通過上述設計方法，我們可以采用低成本的常見封裝和板卡技術來實現20Gbps以上的下一代數據傳輸。我們還通過雙二進製與模擬多頻音（AMT）的信令方法給出設計示例，以論證這種方法的有效性和優勢。

來源：《國際線纜與連接》

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息
，版權歸原作者所有。本文所用視頻、圖片
、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

電動車快速直流充電：常見的係統拓撲結構和功率器件

ADALM2000實驗：CMOS邏輯電路、傳輸門XOR

CAN總線接口保護電路設計指南

TAS2505-Q1無聲故障排查指南

OBC DC/DC SiC MOSFET驅動選型及供電設計要點