單(dan)片(pian)機(ji)應(ying)用(yong)係(xi)統(tong)工(gong)作(zuo)時(shi)，除(chu)了(le)進(jin)入(ru)係(xi)統(tong)正(zheng)常(chang)的(de)初(chu)始(shi)化(hua)之(zhi)外(wai)，當(dang)由(you)於(yu)程(cheng)序(xu)運(yun)行(xing)出(chu)錯(cuo)或(huo)操(cao)作(zuo)錯(cuo)誤(wu)使(shi)係(xi)統(tong)處(chu)於(yu)死(si)鎖(suo)狀(zhuang)態(tai)時(shi)，為(wei)擺(bai)脫(tuo)困(kun)境(jing)，也(ye)需(xu)按(an)複(fu)位(wei)鍵(jian)以(yi)重(zhong)新(xin)啟(qi)動(dong)。所(suo)以(yi)係(xi)統(tong)的(de)複(fu)位(wei)電(dian)路(lu)必(bi)須(xu)準(zhun)確(que)、可靠地工作。單片機的複位都是靠外部電路實現的，在時鍾電路工作後，隻要在單片機的RST引腳上出現24個時鍾振蕩脈衝（即2個機器周期）以上的高電平
，單片機便實現初始化狀態複位。為了保證應用係統可靠地複位，係統采用按鍵電平複位方式。

　　

單片機AT89S52的P1口與液晶顯示模塊LCD1602的數據端口相連，P3.2控製液晶模塊的讀寫；對比度調整端連接一個10 kΩ的可調電阻

，用來調整液晶顯示亮度。另外，單片機的P2口與CPLD的8個I/O口相連
，以進行數據傳輸，其電路設計如圖2所示。

CPLD電路設計

　　

晶振是shi為wei處chu理li器qi提ti供gong頻pin率lv基ji準zhun的de元yuan器qi件jian
，屬shu於yu係xi統tong不bu可ke或huo缺que的de一yi部bu分fen。通tong常chang分fen為wei有you源yuan晶jing振zhen和he無wu源yuan晶jing振zhen兩liang個ge大da類lei，無wu源yuan晶jing振zhen要yao求qiu芯xin片pian內nei部bu有you震zhen蕩dang器qi
，並bing且qie其qi信xin號hao電dian壓ya根gen據ju起qi振zhen電dian路lu而er定ding
，允yun許xu不bu同tong的de電dian壓ya，但dan無wu源yuan晶jing振zhen通tong常chang信xin號hao質zhi量liang和he精jing度du較jiao差cha，需xu要yao精jing確que的de匹pi配pei外wai圍wei電dian路lu

，如ru需xu更geng換huan晶jing振zhen要yao同tong時shi更geng換huan外wai圍wei電dian路lu。有you源yuan晶jing振zhen不bu需xu要yao芯xin片pian的de內nei部bu振zhen蕩dang器qi，可ke以yi提ti供gong高gao精jing度du的de頻pin率lv基ji準zhun，信xin號hao質zhi量liang也ye較jiao無wu源yuan晶jing振zhen要yao好hao。

　　

EPM7128SLC84需要提供外部時鍾信號
，由於CPLD對時鍾精度要求甚高
，通過前麵的分析可知有源晶振的通信質量和精度較無源晶振高

，所以采用1.000 MHz的有源晶體振蕩器，電路的輸出端口與處理器EPM7128SLC84的GCKL1連接，其具體電路設計如圖3所示。