中心議題：

• DC-DC轉換器的PCB寄生電感測試試驗
• DC-DC轉換器中PCB布線寄生電感對於效率的影響

解決方案：

• 柵極電感的影響
• 源極電感的影響
• 漏極電感的影響
• 柵-源極電感的影響
• 源極 HS - 源極LS電感的影響

引言

由於計算機工業朝著能在1V下提供高達200A電流的DC-DC轉換器進發，因此，PCB布bu線xian技ji術shu需xu要yao滿man足zu這zhe個ge極ji具ju挑tiao戰zhan性xing的de新xin興xing轉zhuan換huan器qi的de要yao求qiu。為wei了le比bi較jiao各ge種zhong布bu線xian缺que陷xian的de影ying響xiang
，我wo們men重zhong點dian研yan究jiu電dian路lu中zhong寄ji生sheng電dian感gan的de影ying響xiang，尤you其qi是shi那na些xie與yu開關MOSFET的源、漏、柵極相關的寄生電感。我們構建了一個用於測試DC-DC轉換器的PCB，該轉換器可輸入12V DC並將其轉換為1.3V，輸出電流高達20A。我們使用插件板 (plug-in board) 進行組裝
，可以隨時分別或同時改變每個MOSFET電極處的電感（圖1）。我們選擇將電感數值作為專門設計的2英寸插件板總體電感的百分比，而非實際數值
，因為布線人員隻知道特定跡線的長度而未必知道其電感的數值。

試驗設計

我們使用轉換器效率來度量這些寄生電感的影響。這是因為效率是測量DC-DC轉換器性能的標準指標。試驗分為如下部分：

• 調節MOSFET漏、源和柵極的各個電感值的比例係數，用測量其轉換效率的結果來觀察對同步整流器的影響。
• 通過上述任意兩項的組合，以了解它們之間的相互關係。
• 電感測試板具有43nH的電感量，一般被設置為 0%、25%、50%和100%。

在(zai)我(wo)們(men)進(jin)行(xing)的(de)試(shi)驗(yan)中(zhong)，電(dian)感(gan)測(ce)試(shi)板(ban)上(shang)的(de)寄(ji)生(sheng)電(dian)阻(zu)影(ying)響(xiang)很(hen)小(xiao)，可(ke)忽(hu)略(lve)。由(you)於(yu)寄(ji)生(sheng)電(dian)感(gan)的(de)有(you)害(hai)影(ying)響(xiang)與(yu)頻(pin)率(lv)有(you)關(guan)，所(suo)以(yi)我(wo)們(men)是(shi)在(zai)三(san)種(zhong)預(yu)置(zhi)開(kai)關(guan)頻(pin)率(lv)下(xia)進(jin)行(xing)試(shi)驗(yan)：300kHz、600kHz和1MHz。這樣我們就可以認識到在未來將設計從正常開關頻率轉移至更高頻率時對設計有何重要性。

大家都知道在功率電路中，所有跡線的長度必須保持最短，以避免電壓和電流的振鈴現象

、降低電路板的總EMI，並避免對電路中“較穩定”組件造成負麵影響(特別是對模擬控製電路和相關組件)。另外，參考資料顯示控製MOSFET的源極電感對於源極電流下降時間的增加有著非線性影響，從而造成更大的功耗和更低的轉換效率 (見圖2)。

圖2中CH1是高端 (HS) MOSFET M1的柵極-接地處電壓。Ch2是同圖中HS MOSFET M1的源極-接地處電壓。圖2中M1跡線Ch1-Ch2的計算值，表示HS MOSFET的柵-源電壓。Ch3和Ch4分別是M2和M1的漏電流。
[page]
除上述現象外，源電感還會在開關節點處造成振鈴。

柵極和漏極電感在兩個電極上均會引起振鈴，並造成進一步的損耗。每個循環相關的損耗P1可計算為
1/2×I2×L×fs
此處I是電感中的電流
；L是寄生電感；fs是開關頻率
，此時存儲在寄生電感器中的所有能量在振鈴過程中被耗散（見圖3）。

圖3 描(miao)述(shu)典(dian)型(xing)漏(lou)極(ji)寄(ji)生(sheng)電(dian)感(gan)中(zhong)的(de)振(zhen)蕩(dang)電(dian)流(liu)和(he)電(dian)壓(ya)。注(zhu)意(yi)在(zai)下(xia)一(yi)個(ge)開(kai)關(guan)周(zhou)期(qi)開(kai)始(shi)之(zhi)前(qian)電(dian)流(liu)和(he)電(dian)壓(ya)波(bo)形(xing)趨(qu)向(xiang)於(yu)零(ling)。儲(chu)存(cun)在(zai)電(dian)感(gan)器(qi)中(zhong)的(de)能(neng)量(liang)被(bei)轉(zhuan)換(huan)為(wei)相(xiang)關(guan)寄(ji)生(sheng)電(dian)阻(zu)的(de)熱(re)量(liang)。

最後，對於兩個或以上並聯MOSFET的情況
，源極電感的不平衡會導致電流分布不平衡，進而造成更大的損耗，使效率更低。

試驗電路及電路板

所(suo)使(shi)用(yong)的(de)電(dian)路(lu)是(shi)工(gong)作(zuo)於(yu)開(kai)環(huan)的(de)同(tong)步(bu)整(zheng)流(liu)拓(tuo)撲(pu)。這(zhe)是(shi)為(wei)了(le)排(pai)除(chu)控(kong)製(zhi)環(huan)路(lu)可(ke)能(neng)對(dui)電(dian)路(lu)性(xing)能(neng)造(zao)成(cheng)的(de)任(ren)何(he)影(ying)響(xiang)
，並(bing)讓(rang)我(wo)們(men)將(jiang)注(zhu)意(yi)力(li)集(ji)中(zhong)到(dao)功(gong)率(lv)的(de)轉(zhuan)換(huan)效(xiao)率(lv)中(zhong)，尤(you)其(qi)是(shi)MOSFET的性能。我們知道高電感狀況下會產生嚴重的振鈴
，尤其是在開關節點處。選用柵極驅動器IC
，nenggouzaibuzaochengbuliangyingxiangdeqingkuangxiachengshouzhezhongzhenling。zhezhongsicengdianlubanshiyongleliangangsidetongcailiao，neibuliangcengweijiedicenghedianyuanceng。buxianshiyingliuyiyouliangbuxiandesuoyouguize。

柵極電感的影響

圖4 所示的效率是作為柵極電感和開關頻率函數。從圖中可知：

• 開關頻率為300kHz時柵極電感對效率的影響很小。
• 開關頻率為600kHz時，柵極電感的影響明顯多了
  ，在20A下效率有1.2%的變化。
• 在1MHz下
  ，效率的惡化幾乎完全消失。我們沒有研究這個原因
  ，可以猜想50%的可能性是共振的因素去抵消它的損耗。應進一步研究MOSFET柵極驅動的共振現象。
• 我們觀察到柵極電感對於控製和同步MOSFET的效率影響甚微。

源極電感的影響

源極電感對效率有著更明顯的影響。某些情況下，在達到最大電流之前我們不得不中止試驗
，因為MOSFET的溫度大於130℃。圖5所示為控製MOSFET的研究結果，仔細檢查這些結果可知：

• 頻率為300kHz，電感為100%時，DC-DC轉換器不能在20A全電流狀態下運行
  ，因為MOSFET的溫度超過130℃。在50%電感
  ，頻率為600kHz和1MHz 條件下也可發現同樣的情況。
• 觀察到由於源極電感引起的效率惡化是比沒有源極電感的情況更為嚴重。當電感為50%，電流15A時
  ，即便在300 kHz的開關頻率下效率也會降低7%。當電感為100%時，效率惡化為11%。
• 在 600kHz和1MHz的開關頻率下
  ，其影響與沒有源極電感的情況相比更加明顯，效率惡化也更為嚴重（見圖5）。
• 明顯地
  
  ，即便是最小的源極電感也會降低效率，尤其是切換頻率≥600kHz時。

[page]
漏極電感的影響

漏極電感會引起嚴重的振鈴，可能足以導致MOSFET在極限條件下擊穿 (圖3)。它亦對效率有不利影響。

圖6所示效率是指不同頻率下負載電流和漏極電感的函數。此外，可觀察到如下結果：

• 當電流為15A時，在300kHz和50%電感條件下我們就不得不中止試驗，因為MOSFET的溫度超過130℃。在同樣頻率
  ，100%電感的條件下
  ，我們無法得到任何讀數
  ，因為振鈴太過嚴重。
• 在300kHz
  、12A條件下
  ，漏極電感的50%比0%的效率將減少7%。由於MOSFET溫度過高，15A以上便無法進行試驗。
• 在600kHz，12.5A條件下
  ， 漏極電感的50%比0%的效率將減少8.5%。由於MOSFET溫度過高
  ，12.5A以上便無法進行試驗。
• 在1MHz時，由於MOSFET溫度過高，5A以上便無法進行試驗。

柵-源極電感的影響

較大的源極電感會使效率明顯減小 (見圖5和圖7)。

前麵(見圖4)已顯示出效率對柵極電感的基本依賴關係。當結合小源極電感時
，其整體狀況就相當清楚——較大的柵極電感必然造成較大的功率損耗。為了理解圖7所示的關係，我們進行了仿真 (見圖8)。

gaijieguodejieshixuyaojinyibuyanjiu。xianzaiwomenkeyishuoming
，zaidianlubanhelidedianganzhifanweinei，loujiheyuanjidianganbixujianxiao，yiquebaogaodezhuanhuanqixiaolv。gaifangzhendechuruxiajieguo：
柵極和源極電感與MOSFET的柵源電容產生共振。HS-FET關斷柵-源時，電容通過這些電感路徑放電。MOSFET關斷後，電感將迫使柵極電流繼續流動並對柵-源電容進行反向充電。該充電將再次以相同方式放電並使HS-FET的柵-源電壓反向。根據減幅的情況
，HS-FET可ke再zai次ci導dao通tong並bing出chu現xian巨ju大da的de短duan路lu現xian象xiang。在zai如ru此ci高gao的de柵zha極ji電dian感gan下xia

，該gai影ying響xiang變bian得de嚴yan重zhong。在zai某mou些xie情qing況kuang下xia，甚shen至zhi可ke以yi見jian到dao第di二er短duan路lu影ying響xiang。作zuo為wei這zhe一yi共gong振zhen電dian路lu的de部bu分fen，源yuan極ji電dian感gan還hai可ke以yi第di二er種zhong方fang式shi發fa生sheng作zuo用yong。當dang發fa生sheng短duan路lu電dian流liu時shi
，源yuan電dian感gan可ke限xian製zhi短duan路lu電dian流liu的dedi/dt (電流隨時間的變化率)

，從(cong)而(er)限(xian)製(zhi)損(sun)耗(hao)。源(yuan)極(ji)電(dian)感(gan)還(hai)會(hui)對(dui)柵(zha)源(yuan)電(dian)壓(ya)造(zao)成(cheng)負(fu)反(fan)饋(kui)，並(bing)限(xian)製(zhi)短(duan)路(lu)。在(zai)寄(ji)生(sheng)柵(zha)極(ji)電(dian)感(gan)高(gao)的(de)情(qing)況(kuang)下(xia)
，尤(you)其(qi)會(hui)發(fa)生(sheng)這(zhe)些(xie)影(ying)響(xiang)。為(wei)了(le)獲(huo)得(de)高(gao)效(xiao)率(lv)，應(ying)該(gai)通(tong)過(guo)設(she)計(ji)避(bi)免(mian)這(zhe)種(zhong)影(ying)響(xiang)，即(ji)必(bi)須(xu)仔(zai)細(xi)設(she)計(ji)將(jiang)柵(zha)極(ji)電(dian)感(gan)降(jiang)至(zhi)最(zui)小(xiao)。

源極 HS - 源極LS電感的影響

我們研究了寄生源極電感的位置對效率的影響。結果在相同數值的寄生源極電感回路中
，控製FET將比同步FET對其效率的影響更大 (見圖9)。

這種現象的原因在於慢速開關控製FET引起了額外的開關損耗，因為在變換過程中控製FET的VDS較同步FET高 (同步FET的正向電壓降小)。此外
，寄生電感對FET柵-漏電壓的反饋對總體HS-FET漏電流造成重要影響。通過比較
，寄生源極電感對LS-FET漏電流的影響隻是局部，這是因為可通過同步FET的體二極管對其進行旁路。

並聯MOSFET的影響

當MOSFET並聯時，很多情況下每個單獨的MOSFET回路不可能具有相同的寄生現象。我們已經研究了MOSFET漏極回路中的額外電感對於效率的影響。

從(見圖10)中，我們觀察到寄生電感的差異越大，效率下降得越大。引出的問題是：“如何優化設計？”換句話說，使兩個MOSFET具有相同大的寄生電感，是否比保持原狀好？

結論

我們通過試驗顯示寄生電感對於DC-DC轉換器中開關MOSFET效率的有害影響。 結論如下：

• 源極電路中電感的影響最為嚴重，其次是漏極電路中的類似電感。
• 在我們的試驗板中，我們沒有發現與柵極電路電感相關的嚴重影響。
• 效率的降低與轉換器的切換頻率有密切關係。
• 效率的降低與負載電流有很大關係。在源極和漏極電路存在寄生電感的情況下，負載電流越大，效率下降越多。
• 在現今DC-DC轉換器應用中
  ，進行功率係統PCB布線時要特別小心，在開關MOSFET周圍尤需注意。
• 使用多層板的優點之一便是通過彙集盡可能多的層板中的電流，減小寄生電阻和電感。這樣可降低電阻損耗和寄生電感造成的損耗。
• 在設計高頻DC-DC轉(zhuan)換(huan)器(qi)時(shi)，存(cun)在(zai)許(xu)多(duo)與(yu)源(yuan)極(ji)和(he)漏(lou)極(ji)電(dian)路(lu)相(xiang)關(guan)的(de)寄(ji)生(sheng)電(dian)感(gan)問(wen)題(ti)。首(shou)先(xian)是(shi)封(feng)裝(zhuang)電(dian)感(gan)
  ，可(ke)行(xing)的(de)做(zuo)法(fa)是(shi)使(shi)用(yong)新(xin)近(jin)推(tui)出(chu)的(de)低(di)電(dian)感(gan)封(feng)裝(zhuang)，用(yong)於(yu)封(feng)裝(zhuang)開(kai)關(guan)MOSFET。第二項是PCB寄生電感，必須使用多層PCB並使跡線電感降至最小，以控製損耗。這樣設計人員便可以使用較少的幾個電容獲得更快速的動態響應，並成功實現高頻設計。
• 應該將無法通過設計來避免的寄生電感移至同步FET回路中
  ，因為同步FET中的電感對於總體效率的影響比控製FET回路中電感的影響小。備注：在低占空比的情況下
  ，同步FET回路中的寄生電阻會顯著降低效率。需要在設計 (跡線寬度
  、銅層厚度、有效的回路範圍、偏置等) 中作出複雜的折中平衡。
• 最好避免並聯MOSFET。替換MOSFET並聯的方法是增加額外的相位或使用更好的MOSFET。如果並聯不可避免，對於並聯的MOSFET，在設計上必須保證電氣對稱
  ，以獲得相同的電流分配和相同的開關時間。