當今的高精度模擬信號鏈係統需要直流/直流開關穩壓器產生穩壓電源軌


，為低噪聲應用中的模數轉換器(ADC)
、數模轉換器(DAC)、現場可編程門陣列(FPGA)及其子係統供電。盡管直流/直流開關穩壓器具有高工作效率，它們的開關操作會導致較大的不連續電流
，從而產生較高的輸入和輸出電壓紋波、頻率尖峰和寬帶噪聲。如果不將這些不連續電流控製在ADC或DAC的最低有效位毫伏範圍內

，它會影響係統精度。

 

本文主要介紹降壓電源模塊降低噪聲的三種方法：通過集成模塊設計消除寄生效應

，通過頻率同步降低不良拍頻和誤差
，以及通過相位交錯降低輸入紋波電流和輸出電壓紋波。如圖1所示

，具有所有三種功能的直流/直流降壓電源模塊可以顯著降低低噪聲應用中電源的噪聲。

 

圖1: 用於降低噪聲的直流/直流降壓模塊理想特性維恩圖

 

通過集成模塊設計消除寄生效應

 

開關電源的大多數噪聲問題都與設計中的寄生元件有關。使用直流/直流開關穩壓器時，必須添加外部元件（例如輸入電容器
、電感器和輸出電容器）來形成閉環。將這些外部元件放在電路板上遠離開關穩壓器的位置時
，會導致VIN和SW節點上產生電路板寄生效應。這類寄生效應會產生一個高瞬態電流(di/dt)環路
，如圖2所示。如果開關期間電流突然接通或斷開，環路中會產生高頻振鈴（開關噪聲）。

 

集成控製器
、FET
、dianganhepangludianrongdejiangyadianyuanmokuaicaiyongyouhuabujusheji，kebangzhugengdachengdujianshaocileidianlubanjishengxiaoying。jiangyadianyuanmokuaidegaojifengzhuangjiegoushijichengdepangludianrongqigengjiejinVIN和VOUT引腳
，而且電感的位置更接近SW節點（在某些情況下，以3D結構樣式放置在轉換器頂部）。內部元件的總體布局和布線設計可以減少高di/dt環路麵積和瞬態電壓(dv/dt)節點麵積，從而更大程度減小輸入和輸出紋波電壓。

 

圖2：分立式轉換器(a)與降壓電源模塊(b)的di/dt環路

 

通過頻率同步降低不良拍頻和誤差

 

在(zai)同(tong)一(yi)應(ying)用(yong)中(zhong)設(she)計(ji)多(duo)個(ge)開(kai)關(guan)轉(zhuan)換(huan)器(qi)時(shi)，如(ru)何(he)降(jiang)低(di)輸(shu)入(ru)和(he)輸(shu)出(chu)噪(zao)聲(sheng)是(shi)一(yi)項(xiang)挑(tiao)戰(zhan)。當(dang)轉(zhuan)換(huan)器(qi)的(de)開(kai)關(guan)頻(pin)率(lv)隨(sui)輸(shu)入(ru)電(dian)壓(ya)和(he)輸(shu)出(chu)負(fu)載(zai)變(bian)化(hua)時(shi)
，情(qing)況(kuang)更(geng)加(jia)複(fu)雜(za)。即(ji)使(shi)每(mei)個(ge)轉(zhuan)換(huan)器(qi)都(dou)在(zai)固(gu)定(ding)頻(pin)率(lv)下(xia)工(gong)作(zuo)，不(bu)同(tong)轉(zhuan)換(huan)器(qi)的(de)頻(pin)率(lv)容(rong)差(cha)也(ye)會(hui)導(dao)致(zhi)不(bu)良(liang)拍(pai)頻(pin)（開關頻率之差）。

 

為了克服開關頻率誤差和拍頻的問題，一些降壓電源模塊提供了一個外部SYNC引腳，可將一個或多個穩壓器同步到一個共同的係統時鍾來協同工作。如圖3所(suo)示(shi)
，將(jiang)所(suo)有(you)模(mo)塊(kuai)與(yu)外(wai)部(bu)時(shi)鍾(zhong)同(tong)步(bu)可(ke)以(yi)降(jiang)低(di)特(te)定(ding)係(xi)統(tong)時(shi)鍾(zhong)頻(pin)率(lv)下(xia)的(de)輸(shu)入(ru)電(dian)流(liu)和(he)電(dian)壓(ya)紋(wen)波(bo)

，從(cong)而(er)進(jin)一(yi)步(bu)減(jian)少(shao)對(dui)噪(zao)聲(sheng)濾(lv)波(bo)的(de)需(xu)要(yao)，並(bing)降(jiang)低(di)模(mo)塊(kuai)的(de)總(zong)電(dian)容(rong)值(zhi)。將(jiang)所(suo)有(you)降(jiang)壓(ya)電(dian)源(yuan)模(mo)塊(kuai)與(yu)中(zhong)央(yang)係(xi)統(tong)時(shi)鍾(zhong)同(tong)步(bu)，也(ye)可(ke)以(yi)防(fang)止(zhi)該(gai)模(mo)塊(kuai)幹(gan)擾(rao)整(zheng)個(ge)係(xi)統(tong)的(de)敏(min)感(gan)模(mo)擬(ni)或(huo)數(shu)字(zi)部(bu)分(fen)。

 

圖3：與係統時鍾同步的兩個降壓電源模塊

 

通過相位交錯降低輸入紋波電流和輸出電壓紋波

同(tong)步(bu)所(suo)有(you)降(jiang)壓(ya)電(dian)源(yuan)模(mo)塊(kuai)有(you)助(zhu)於(yu)降(jiang)低(di)噪(zao)聲(sheng)並(bing)避(bi)免(mian)拍(pai)頻(pin)
，但(dan)有(you)時(shi)會(hui)對(dui)輸(shu)入(ru)電(dian)容(rong)器(qi)產(chan)生(sheng)應(ying)力(li)。在(zai)同(tong)步(bu)係(xi)統(tong)中(zhong)
，所(suo)有(you)降(jiang)壓(ya)穩(wen)壓(ya)器(qi)都(dou)會(hui)在(zai)係(xi)統(tong)時(shi)鍾(zhong)開(kai)始(shi)時(shi)產(chan)生(sheng)脈(mai)衝(chong)電(dian)流(liu)，這(zhe)會(hui)導(dao)致(zhi)較(jiao)大(da)的(de)均(jun)方(fang)根(gen)電(dian)流(liu)
，從(cong)而(er)對(dui)輸(shu)入(ru)電(dian)容(rong)器(qi)產(chan)生(sheng)熱(re)應(ying)力(li)。它(ta)也(ye)會(hui)導(dao)致(zhi)係(xi)統(tong)中(zhong)的(de)噪(zao)聲(sheng)峰(feng)值(zhi)。

 

為(wei)了(le)解(jie)決(jue)這(zhe)個(ge)問(wen)題(ti)，可(ke)以(yi)考(kao)慮(lv)相(xiang)位(wei)交(jiao)錯(cuo)，即(ji)在(zai)係(xi)統(tong)時(shi)鍾(zhong)周(zhou)期(qi)內(nei)，使(shi)時(shi)鍾(zhong)沿(yan)在(zai)不(bu)同(tong)時(shi)間(jian)延(yan)遲(chi)到(dao)達(da)不(bu)同(tong)的(de)降(jiang)壓(ya)電(dian)源(yuan)模(mo)塊(kuai)。這(zhe)樣(yang)一(yi)來(lai)，在(zai)無(wu)相(xiang)移(yi)和(he)有(you)相(xiang)移(yi)兩(liang)種(zhong)配(pei)置(zhi)下(xia)（如圖4所示），輸(shu)入(ru)端(duan)對(dui)脈(mai)衝(chong)電(dian)流(liu)的(de)需(xu)求(qiu)會(hui)發(fa)生(sheng)時(shi)間(jian)上(shang)的(de)偏(pian)移(yi)。這(zhe)一(yi)措(cuo)施(shi)可(ke)降(jiang)低(di)特(te)定(ding)頻(pin)率(lv)下(xia)的(de)輸(shu)入(ru)電(dian)流(liu)和(he)輸(shu)出(chu)電(dian)壓(ya)紋(wen)波(bo)，從(cong)而(er)減(jian)少(shao)噪(zao)聲(sheng)濾(lv)波(bo)的(de)工(gong)作(zuo)量(liang)。

 

圖4：具有180度相移的同步TPSM41625模塊

 

結束語

 

低噪聲開關電源有很多種。如果您喜歡使用模塊並知道需要哪一種

，則可以有效地降低電源噪聲。在為ADC
、DAC和FPGA設計下一代低噪聲多軌電源時，請考慮選擇具有頻率同步和相位交錯的降壓電源模塊。

 

 

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

 

推薦閱讀：