功能強大的信號發生器輸出級設計
發布時間:2020-12-04 來源:Thomas Brand,ADI 責任編輯:wenwei
【導讀】信號發生器用來產生確定性電信號,其特性隨時間推移而變化。如果這些信號表現為簡單的周期性波形,如正弦波、方波或三角波,那麼這種信號發生器就稱為函數發生器。它們通常用於檢查電路或PCBA的功能。將確定性信號加到被測電路的輸入端,將輸出端連接至相應的測量設備(例如示波器),用戶就可以對其進行評估。過去,挑戰通常包括如何設計信號發生器的輸出級。本文將介紹如何利用電壓增益放大器(VGA)和電流反饋放大器(CFA)設計小型經濟的輸出級。
典型的信號發生器可提供25mV至5V輸出電壓。為了驅動50Ω或更高的負載,一般會在輸出端使用大功率分立器件、多個並行器件,或者成本高昂的ASIC。其內部通常具有繼電器,可ke以yi使shi設she備bei在zai不bu同tong的de放fang大da或huo衰shuai減jian等deng級ji之zhi間jian進jin行xing切qie換huan,從cong而er調tiao節jie輸shu出chu電dian平ping。根gen據ju需xu要yao,在zai對dui繼ji電dian器qi開kai關guan而er實shi現xian各ge種zhong增zeng益yi時shi,在zai一yi定ding程cheng度du上shang會hui導dao致zhi工gong作zuo不bu連lian續xu。簡jian化hua方fang框kuang圖tu如ru圖tu1所示。

圖1:典型信號發生器輸出級的簡化方框圖。
使用新款放大器IC作(zuo)為(wei)輸(shu)出(chu)級(ji)功(gong)放(fang),可(ke)以(yi)在(zai)沒(mei)有(you)任(ren)何(he)內(nei)部(bu)繼(ji)電(dian)器(qi)的(de)情(qing)況(kuang)下(xia)直(zhi)接(jie)驅(qu)動(dong)負(fu)載(zai),因(yin)此(ci)可(ke)簡(jian)化(hua)信(xin)號(hao)發(fa)生(sheng)器(qi)的(de)輸(shu)出(chu)級(ji)設(she)計(ji),並(bing)降(jiang)低(di)複(fu)雜(za)度(du)和(he)成(cheng)本(ben)。這(zhe)種(zhong)輸(shu)出(chu)的(de)兩(liang)個(ge)主(zhu)要(yao)器(qi)件(jian)構(gou)成(cheng)一(yi)個(ge)大(da)功(gong)率(lv)輸(shu)出(chu)級(ji),可(ke)提(ti)供(gong)高(gao)速(su)、高電壓和大電流,以及具有連續線性微調功能的可變放大器。

圖2.帶VGA的信號發生器輸出級的簡化框圖
首先,初始輸入信號必須通過VGA放大或衰減。VGA的輸出信號可以設置為所需的幅度,而與輸入信號無關。例如,對於增益為10、輸出幅度VOUT為2V的情況,VGA的輸出幅度必須調整至0.2V。遺憾的是,許多VGA都會因為增益範圍有限而產生瓶頸——增益範圍大於45dB的情況很少。
ADI公司在低功耗VGA AD8338上實現了0dB至80dB可編程增益範圍。因此,在理想條件下,可以將信號發生器的輸出幅度連續設置在0.5mV和5V之間,而無需使用額外的繼電器或開關網絡。通過去除這些機械元件,可以避免不連續的輸出。因為數模轉換器(DAC)和直接數字頻率合成器(DDS)通常具有差分輸出,所以AD8338提供全差分接口。此外,通過靈活的輸入級,輸入電流有任何的不對稱,都可以通過內部反饋回路得到補償。同時,內部節點保持在1.5V。在正常情況下,最大1.5V輸入信號在500Ω輸入電阻時會產生3mA電流。在更高輸入幅度(例如15V)的情況下,可能需要在輸入引腳串聯一個更大的電阻——其阻值要確保所產生的電流同樣為3mA大小。
許多商用信號發生器在50Ω(正弦波)負載下提供最大250mW(24dBm)的有效輸出功率。但是,這對於具有較大輸出功率的應用通常不夠用,例如測試HF放大器或生成超聲波脈衝之所需。因此,還需要使用電流反饋放大器。ADA4870在±20V電源電壓下,可以在輸出端以17V的幅度提供1A的驅動電流。它可以在滿載情況下生成高達23MHz的正弦波,因此成為了通用任意波形發生器的理想前端驅動器。為了優化輸出信號擺幅,ADA4870的增益配置成10,因此所需的輸入幅度為1.6V。但是,由於ADA4870具有地參考輸入,而上遊的AD8338具有差分輸出,因此在兩個器件之間應連接差分接收器放大器,而實現差分到地參考的轉換。AD8130提供270MHz的增益帶寬積(GBWP),壓擺率為1090V/µs,非常適合這種應用。AD8338的輸出限製在±1V,因此AD8130的中間增益應設計為1.6V/V。整體電路配置如圖3所示,其可在22.4V(39dBm)幅度和50Ω負載下實現20MHz帶寬。

圖3:采用分立設計的信號發生器輸出級的簡化電路。
通過大功率的VGA(AD8338)、大功率的CFA(ADA4870)和差分接收器放大器(AD8130)的組合,就可以相對輕鬆地設計出小尺寸大功率的信號發生器輸出級。它具有更高的係統可靠性、更長的服務壽命和更低的成本,因此比傳統輸出級更優。
參考文獻
Hunter, David. “Two New Devices Help Reinvent the Signal Generator.” Analog Dialogue, October 2014.
推薦閱讀:
特別推薦
- 噪聲中提取真值!瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行!氮矽科技發布集成驅動GaN芯片,助力電源能效再攀新高
- 失真度僅0.002%!力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電!聖邦微電子發布雙輸出電源芯片,簡化AFE與音頻設計
- 一機適配萬端:金升陽推出1200W可編程電源,賦能高端裝備製造
技術文章更多>>
- 算力爆發遇上電源革新,大聯大世平集團攜手晶豐明源線上研討會解鎖應用落地
- 築基AI4S:摩爾線程全功能GPU加速中國生命科學自主生態
- 一秒檢測,成本降至萬分之一,光引科技把幾十萬的台式光譜儀“搬”到了手腕上
- AI服務器電源機櫃Power Rack HVDC MW級測試方案
- 突破工藝邊界,奎芯科技LPDDR5X IP矽驗證通過,速率達9600Mbps
技術白皮書下載更多>>
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索





