簡介：工程師在不斷發展的時代所麵臨的挑戰

 

緊迫的時間表有時會讓工程師忽略除了 VIN
、 VOUT和負載要求等以外的其他關鍵細節，將PCB應用的電源設計放在事後再添加。遺憾的是

，後續生產PCBshi，zhiqianhulvedezhexiexijiehuichengweinanyizhenduandewenti。liru，zaijingguomanchangdetiaoshiguochenghou
，shejirenyuanfaxiandianluhuisuijichuxianguzhang，biru，yinweikaiguanzaosheng
，daozhisuijiguzhangdelaiyuanzehennanzhuizha。

 

此(ci)專(zhuan)題(ti)分(fen)兩(liang)部(bu)分(fen)討(tao)論(lun)
，本(ben)文(wen)是(shi)第(di)一(yi)部(bu)分(fen)，主(zhu)要(yao)介(jie)紹(shao)在(zai)設(she)計(ji)多(duo)軌(gui)電(dian)源(yuan)時(shi)可(ke)能(neng)會(hui)忽(hu)略(lve)的(de)一(yi)些(xie)問(wen)題(ti)。第(di)一(yi)部(bu)分(fen)著(zhe)重(zhong)介(jie)紹(shao)策(ce)略(lve)和(he)拓(tuo)撲(pu)，第(di)二(er)部(bu)分(fen)重(zhong)點(dian)討(tao)論(lun)功(gong)率(lv)預(yu)算(suan)和(he)電(dian)路(lu)板(ban)布(bu)局(ju)的(de)細(xi)節(jie)

，以(yi)及(ji)一(yi)些(xie)設(she)計(ji)技(ji)巧(qiao)。許(xu)多(duo)應(ying)用(yong)電(dian)路(lu)板(ban)都(dou)使(shi)用(yong)電(dian)源(yuan)來(lai)偏(pian)置(zhi)多(duo)個(ge)邏(luo)輯(ji)電(dian)平(ping)，本(ben)係(xi)列(lie)文(wen)章(zhang)將(jiang)探(tan)討(tao)多(duo)電(dian)源(yuan)電(dian)路(lu)板(ban)解(jie)決(jue)方(fang)案(an)。旨(zhi)在(zai)實(shi)現(xian)首(shou)次(ci)即(ji)正(zheng)確(que)的(de)設(she)計(ji)拓(tuo)撲(pu)或(huo)策(ce)略(lve)。

 

選擇繁多

 

對於特定的電源設計
，可能有多種可行的解決方案。在下麵的示例中，我們將介紹多種選擇
，例如單芯片電源與多電壓軌集成電路(IC)。我們將評估成本和性能取舍。探討低壓差(LDO)穩壓器與開關穩壓器（一般稱為降壓或升壓穩壓器）之間的權衡考量。還將介紹混合方法（即LDO穩壓器和降壓穩壓器的混合與匹配）
，包括電壓輸入至輸出控製(VIOC)穩壓器解決方案。

 

在本文中
，我們將分析開關噪聲，以及在開關電源設計無法充分濾波時，PCB電路會受哪些影響。從總體設計角度來看，還需考慮成本

、性能
、實施和效率等因素。

 

例如，如何根據給定的一個或多個電源實現多電源拓撲優化設計？我們將藉此深入探討設計
、IC接口技術、電壓閾值電平
，以及哪類穩壓器噪聲會影響電路。我們將分析一些基本邏輯電平
，例如5 V

、3.3 V、2.5 V和1.8 V晶體管-晶體管邏輯(TTL)
、互補金屬氧化物半導體(CMOS)，及其各自的閾值要求。

 

本文還會提及正發射極耦合邏輯(PECL)

、低壓PECL(LVPECL)和電流模式邏輯(CML)等deng先xian進jin邏luo輯ji
，但dan不bu會hui詳xiang細xi介jie紹shao。這zhe些xie都dou是shi超chao高gao速su接jie口kou
，對dui於yu它ta們men來lai說shuo，低di噪zao聲sheng電dian平ping非fei常chang重zhong要yao。設she計ji人ren員yuan需xu要yao知zhi道dao如ru何he避bi免mian信xin號hao擺bai幅fu引yin起qi的de這zhe些xie問wen題ti。

 

在(zai)電(dian)源(yuan)設(she)計(ji)中(zhong)，成(cheng)本(ben)和(he)性(xing)能(neng)要(yao)求(qiu)並(bing)存(cun)，所(suo)以(yi)設(she)計(ji)人(ren)員(yuan)必(bi)須(xu)仔(zai)細(xi)考(kao)慮(lv)邏(luo)輯(ji)電(dian)平(ping)和(he)對(dui)幹(gan)淨(jing)電(dian)源(yuan)的(de)要(yao)求(qiu)。在(zai)公(gong)差(cha)和(he)噪(zao)聲(sheng)方(fang)麵(mian)，通(tong)過(guo)設(she)計(ji)實(shi)現(xian)可(ke)靠(kao)性(xing)並(bing)提(ti)供(gong)適(shi)當(dang)裕(yu)量(liang)，也(ye)可(ke)以(yi)避(bi)免(mian)生(sheng)產(chan)問(wen)題(ti)。

 

設計人員需要了解與電源設計相關的權衡考量：哪些可實現？哪些可接受？如果設計達不到要求的性能，那麼設計人員必須重新審視選項和成本，以滿足規格要求。例如，多軌器件（例如 ADP5054）可以在保持成本高效的同時提供所需的性能優勢。

 

典型設計示例

 

我們先來舉個設計示例。圖1顯示將12 V和3.3 V輸入電源作為主電源的電路板框圖。主電源必須降壓，以便針對PCB應用產生5 V、2.5 V、1.8 V，甚至3.3 V電壓。如果外部3.3 V電源能夠提供足夠的電源和低噪聲，那麼可以直接使用3.3 V輸入電軌，無需額外調節，以免產生額外成本。如果不能，則可以使用12 V輸入電軌，通過降壓至PCB應用所需的3.3 V來滿足電源要求。

 

圖1.需要多軌電源解決方案的應用電路板概覽。

 

邏輯接口概述

 

PCB一般使用多個電源。IC可能僅使用5 V電源；或者，它可能要求多個電源，輸入/輸入接口使用5 V和3.3 V，內部邏輯使用2.5 V，低功耗休眠方式使用1.8 V。低功耗模式可能始終開啟，用於定時器功能、管理等邏輯，或用於中斷時啟用喚醒模式，或者用於IRQ引腳

，以啟用IC功能並為其供電，也就是5 V、3.3 V和2.5 V電源。所有這些或其中部分邏輯接口通常都在IC內部。

 

圖2顯示了標準邏輯接口電平，包括各種TTL和CMOS閾值邏輯電平，以及它們可接受的輸入和輸出電壓邏輯定義。在本文中，我們將討論何時將輸入邏輯驅動至低電平（用輸入電壓低 (VIL)表示），何時驅動至高電平（用輸入邏輯電平高 VIH表示）。我們將重點分析VIL

，即圖2中標記為“Avoid”的閾值不確定區域。

 

在所有情況下，必須考慮±10%的電源公差。圖3顯示了高速差分信號。本文將著重探討圖2所示的標準邏輯電平。

 

圖2.標準邏輯接口電平。

 

開關噪聲

 

未經過充分濾波時
，開關穩壓器降壓或升壓電源設計可能產生幾十毫伏至幾百毫伏的開關噪聲，尖峰可能達到400 mV至600 mV。所以
，了解開關噪聲是否會給使用的邏輯電平和接口造成問題非常重要。

 

安全裕度

 

為確保提供合適的安全裕度，實現可靠的PSU，一條設計經驗法則是采用最糟糕情況下的–10%公差。例如，對於5 V TTL，0.8 V的VIL變成0.72 V，對於1.8 V CMOS，0.63 V的VIL變成0.57 V，閾值電壓(VTH)也相應降低（5 V TTL VTH = 1.35 V，1.8 V CMOS VTH = 0.81 V）。開關噪聲(VNS)可能為幾十毫伏到幾百毫伏。此外，邏輯電路本身也會產生信號噪聲(VN)，即幹擾噪聲。總噪聲電壓(VTN = VN + VNS)可能在100 mV至800 mV之間。將VTN添加至標稱信號中，以生成總信號電壓(VTSIG)：實際的總信號(VTSIG = VTSIG + VTN)會影響閾值電壓(VTH)，進一步擴大了avoid區域。VTH區域內的信號電平是不確定的，在該區域內，邏輯電路可以任意隨機翻轉；例如，在最糟糕的情形下
，會錯誤觸發邏輯1，而不是邏輯0。

 

圖3.高速差分邏輯接口電平。

 

多軌PSU注意事項和提示

 

通過了解接口輸入和IC內部邏輯的閾值電平，我們現在知道哪些電平會觸發正確的邏輯電平，哪些會（意外）觸發錯誤的邏輯電平。問題在於：要(yao)滿(man)足(zu)這(zhe)些(xie)閾(yu)值(zhi)，電(dian)源(yuan)的(de)噪(zao)聲(sheng)性(xing)能(neng)需(xu)要(yao)達(da)到(dao)什(shen)麼(me)水(shui)平(ping)？低(di)壓(ya)差(cha)線(xian)性(xing)穩(wen)壓(ya)器(qi)噪(zao)聲(sheng)很(hen)低(di)，但(dan)在(zai)高(gao)壓(ya)降(jiang)比(bi)下(xia)卻(que)並(bing)不(bu)一(yi)定(ding)高(gao)效(xiao)。開(kai)關(guan)穩(wen)壓(ya)器(qi)可(ke)以(yi)有(you)效(xiao)降(jiang)壓(ya)，但(dan)會(hui)產(chan)生(sheng)一(yi)些(xie)噪(zao)聲(sheng)。高(gao)效(xiao)低(di)噪(zao)的(de)電(dian)源(yuan)係(xi)統(tong)應(ying)包(bao)含(han)這(zhe)兩(liang)種(zhong)電(dian)源(yuan)的(de)組(zu)合(he)。本(ben)文(wen)著(zhe)重(zhong)介(jie)紹(shao)各(ge)種(zhong)組(zu)合(he)，包(bao)括(kuo)在(zai)開(kai)關(guan)穩(wen)壓(ya)器(qi)後(hou)接(jie)LDO穩壓器的混合方法。

 

（在需要時）最大化效率和最小化噪聲的方法1, 2

 

從圖1所示的設計示例可以看出
，為了充分提高5 V穩壓的效率並盡可能降低開關噪聲，需要分接12 V電路並使用降壓穩壓器，例如 ADP2386。從標準邏輯接口電平來看，5 V TTL VIL 和 5 V CMOS VIL 分別是0.8 V和1.5 V，僅使用開關穩壓器時


，也具備適當的裕度。對於這些電軌，通過使用降壓拓撲可實現效率最大化，而開關噪聲則低於采用5 V（TTL和CMOS）技術時的 VIL。通過使用降壓穩壓器（例如圖4a所示的ADP2386配置）
，效率可以高達95%，如ADP2386的典型電路和效率曲線圖所示（見圖4b）。如果在此設計中使用噪聲較低的LDO穩壓器
，從VIN到VOUT的7 V壓降會導致消耗大量內部功率

，一般表現為產生熱量和損失效率。為了以少量額外成本實現可靠設計
，在降壓穩壓器後接LDO穩壓器來產生5 V電壓也是一項額外優勢。

 

圖4.ADP2386的(a)典型電路和(b)效率曲線圖。

 

圖5.典型的ADP125應用。

 

2.5 V和1.8 V CMOS的 VIL 分別是0.7 V和0.63 V。遺憾的是

，此邏輯電平的安全裕度尚不足以避免開關噪聲。要解決此問題，有兩種方案可選。第一種：如果圖1所示的外部3.3 V電源具備足夠功率且噪聲極低
，則分接這個外部3.3 V電源，並使用線性穩壓器（LDO穩壓器），例如 ADP125 （圖5）或 ADP1740 來獲得2.5 V和1.8 V電源。注意，從3.3 V到1.8 V有1.5 V壓降。如果此壓降會導致問題，則可以使用混合方法。第二種：如果外部3.3 V電源的噪聲不低

，或不能提供足夠功率，則分接12 V電源，通過降壓穩壓器後接LDO穩壓器來產生3.3 V
、2.5 V和1.8 V電源；混合方法如圖6所示。

 

加入LDO穩壓器會稍微增加成本和板麵積以及少量散熱，但要實現安全裕度

，有必要作出這些取舍。使用LDO穩壓器會小幅降低效率

，但可以通過保持 VIN 至 VOUT 的少量壓降，使這種效率降幅達到最低：3.3 V至2.5 V，保持0.8 V，或3.3 V至1.8 V，保持1.5 V。可以使用帶VIOC功能的穩壓器盡可能提高效率和瞬變性能。VIOC可以調節上遊開關穩壓器的輸出，從而在LDO穩壓器兩端保持合理的壓降。帶VIOC功能的穩壓器包括 LT3045、 LT3042 和 LT3070-1。

 

LT3070-1是一款5 A、低噪聲、可編程輸出、85 mV低壓差線性穩壓器。如果必須使用LDO穩壓器
，則存在散熱問題
，其中功耗= VDROP × I。例如，LT3070-1支持3 A，穩壓器兩端的功率降幅（或功耗）典型值為3 A × 85 mV = 255 mW。相比壓差為400 mV，輸出電流同樣為3 A，功耗為1.2 W的一些典型LDO穩壓器，LT3070-1的功耗僅為其五分之一。

 

或者
，我們可以使用混合方法，以犧牲成本為代價來提高效率。圖6中效率和性能均得到優化
，其中先使用降壓穩壓器(ADP2386)將電壓降至允許的最低電壓，盡量提高效率，後接一個LDO穩壓器(ADP1740)。

 

圖6.使用ADP2386和ADP1740組合的混合拓撲。

 

此練習提供一個通用設計示例，用於顯示一些拓撲和技術。但是，也不能忘記考慮其他因素
，例如IMAX、成本
、封裝、壓降等。

 

也提供低噪聲降壓和升壓穩壓器選項
，例如 Silent Switcher® regulators，它具備極低的噪聲和低EMI。例如，從性能、封裝
、尺寸和布局區域來看， LT8650S 和 LTC3310S 具有成本高效特性。

 

封裝
、功率、成本、效率和性能取舍

 

量產PCB設計通常要求使用緊湊的多軌電源，以實現高功率、高效率、出色的性能和低噪聲。例如，ADP5054四通道降壓穩壓器為FPGA等應用提供高功率(17 A)單芯片多軌電源解決方案，如圖7所示。整個電源解決方案約41 mm × 20 mm大小。ADP5054本身的大小僅為7 mm × 7 mm，可以提供17 A總電流。要在緊湊空間內實現極高的功率電平，可以考慮使用ADI的 µModule® regulators
，例如 LTM4700，可以在15 mm × 22 mm的封裝大小內提供高達100 A電流。

 

圖7.適合FPGA應用的ADP5054單芯片多軌電源解決方案。

 

圖8.ADP5054原理圖。

 

第二部分

 

在本專題的第二部分
，我們將探討如何在電路板級別使用級聯策略，包括選擇合適的IC來實現功率預算和電路板布局
，以及一些相關技巧。

 

參考電路

 

參考資料

 

AD8045裸露焊盤連接。 ADI公司，2011年1月。

 

接頭引腳。 Digi-Key Electronics。

 

Knoth, Steve. "使用超低噪聲LDO穩壓器提供幹淨的電源。" ADI公司
，2018年9月。

 

Kueck, Christian. "應用筆記139：電源布局和EMI。" 淩力爾特，2012年10月。

 

"MT-093教程：散熱設計基礎。" ADI公司，2009年。

 

Radosevich, Andy. "用於數字IC電源的雙通道線性穩壓器可實現即時輸出調整和動態裕量優化。" ADI公司
，2020年4月。

 

Zhang, Henry J. "應用筆記136：非隔離開關電源的PCB布局考量。" 淩力爾特，2012年6月。

 

 

推薦閱讀：