旁路電容是把電源或者輸入信號中的交流分量的幹擾作為濾除對象。

 

 

有了旁路電容

，將電源5V中的交流分量——波動進行濾除。將藍色波形變成粉紅色波形。一般來說
，靠近電源放置。

 

去耦電容是芯片的電源管腳，由於自身用電過程中信號跳變產生的電源管腳對外的波形輸出，我們用電容進行濾除。

 

把信號電源管腳，輸出幹擾作為濾除對象，防止幹擾信號返回電源。

 

 

尖峰電流的形成：

 

數字電路輸出高電平時從電源拉出的電流Ioh和低電平輸出時灌入的電流Iol的大小一般是不同的，即：Iol＞Ioh。以下圖的TTL與非門為例說明尖峰電流的形成：

 

 

輸出電壓如右圖（a）所示
，理論上電源電流的波形如右圖（b），而實際的電源電流保險如右圖（c）。由圖（c）可ke以yi看kan出chu在zai輸shu出chu由you低di電dian平ping轉zhuan換huan到dao高gao電dian平ping時shi電dian源yuan電dian流liu有you一yi個ge短duan暫zan而er幅fu度du很hen大da的de尖jian峰feng。尖jian峰feng電dian源yuan電dian流liu的de波bo形xing隨sui所suo用yong器qi件jian的de類lei型xing和he輸shu出chu端duan所suo接jie的de電dian容rong負fu載zai而er異yi。

 

產生尖峰電流的主要原因是：

 

輸出級的T3、T4管短設計內同時導通。在與非門由輸出低電平轉向高電平的過程中，輸入電壓的負跳變在T2和T3的基極回路內產生很大的反向驅動電流，由於T3的飽和深度設計得比T2大，反向驅動電流將使T2首先脫離飽和而截止。T2截止後
，其集電極電位上升
，使T4導通。可是此時T3還未脫離飽和，因此在極短得設計內T3和T4將同時導通，從而產生很大的ic4，使電源電流形成尖峰電流。圖中的R4正是為了限製此尖峰電流而設計。

 

這應該是他們的本質區別。去耦電容相當於電池
，避免由於電流的突變而使電壓下降
，相當於濾紋波。具體容值可以根據電流的大小
、期望的紋波大小、作(zuo)用(yong)時(shi)間(jian)的(de)大(da)小(xiao)來(lai)計(ji)算(suan)。去(qu)耦(ou)電(dian)容(rong)一(yi)般(ban)都(dou)很(hen)大(da)
，對(dui)更(geng)高(gao)頻(pin)率(lv)的(de)噪(zao)聲(sheng)，基(ji)本(ben)無(wu)效(xiao)。旁(pang)路(lu)電(dian)容(rong)就(jiu)是(shi)針(zhen)對(dui)高(gao)頻(pin)來(lai)的(de)
，也(ye)就(jiu)是(shi)利(li)用(yong)了(le)電(dian)容(rong)的(de)頻(pin)率(lv)阻(zu)抗(kang)特(te)性(xing)。隻(zhi)是(shi)旁(pang)路(lu)電(dian)容(rong)一(yi)般(ban)是(shi)指(zhi)高(gao)頻(pin)旁(pang)路(lu)
，也(ye)就(jiu)是(shi)給(gei)高(gao)頻(pin)的(de)開(kai)關(guan)噪(zao)聲(sheng)提(ti)高(gao)一(yi)條(tiao)低(di)阻(zu)抗(kang)泄(xie)防(fang)途(tu)徑(jing)。高(gao)頻(pin)旁(pang)路(lu)電(dian)容(rong)一(yi)般(ban)比(bi)較(jiao)小(xiao)，根(gen)據(ju)諧(xie)振(zhen)頻(pin)率(lv)一(yi)般(ban)是(shi)0.1u，0.01u等 ，而去耦合電容一般比較大，是10u或者更大，依據電路中分布參數，以及驅動電流的變化大小來確定。

 

旁路電容

 

旁路電容（bypass）是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除。

 

旁(pang)路(lu)電(dian)容(rong)的(de)主(zhu)要(yao)功(gong)能(neng)是(shi)產(chan)生(sheng)一(yi)個(ge)交(jiao)流(liu)分(fen)路(lu)

，從(cong)而(er)消(xiao)去(qu)進(jin)入(ru)易(yi)感(gan)區(qu)的(de)那(na)些(xie)不(bu)需(xu)要(yao)的(de)能(neng)量(liang)。旁(pang)路(lu)電(dian)容(rong)一(yi)般(ban)作(zuo)為(wei)高(gao)頻(pin)旁(pang)路(lu)器(qi)件(jian)來(lai)減(jian)小(xiao)對(dui)電(dian)源(yuan)模(mo)塊(kuai)的(de)瞬(shun)態(tai)電(dian)流(liu)需(xu)求(qiu)。 通常鋁電解電容和鉭電 容比較適合作旁路電容
，其電容值取決於PCB板上的瞬態電流需求，一般在10至470µF範圍內。

 

去耦電容

 

去耦電容（decoupling）也稱退耦電容，是把芯片的電源腳的輸出的幹擾作為濾除對象。去耦電容在集成電路電源和地之間的有兩個作用：一方麵是本集成電路的蓄能電容，另一方麵旁路掉該器件的高頻噪聲(電容對高頻阻抗小，將之瀉至GND)。

 

shuzidianluzhong
，dangdianlucongyigezhuangtaizhuanhuanweilingyizhongzhuangtaishi，jiuhuizaidianyuanxianshangchanshengyigehendadejianfengdianliu，xingchengshunbiandezaoshengdianya，huiyingxiangqianjidezhengchanggongzuo。zhejiushiouhe。duiyuzaoshengnengliruo
、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在芯片的電源線（Vcc）和地線（GND）間直接接入去耦電容。

 

數字電路中典型的去耦電容值是0.1µF。這個電容的分布電感的典型值是5µH。 0.1µF的去耦電容有5µH的分布電感，它的並行共振頻率大約在7MHz左右，也就是說，對於10MHz以 下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。 1µF、10µF的電容
，並行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。 每10片左右集成電路要加一片充放電電容
，或1個蓄能電容
，可選10µF左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感。要使用 鉭電容或聚碳酸酯電容。去耦電容的選用並不嚴格，可按C=1/F，即10MHz取0.1µF，100MHz取0.01µ。

 

案例分析：

 

采用去耦和不采用去耦的緩衝電路（測量結果）

 

 

為帶去耦電容器和不帶去耦電容器（C1 和C2）情況下用於驅動 R-C 負載的緩衝電路。我們注意到
，在不使用去耦電容器的情況下

，電路的輸出信號包含高頻 (3.8MHz) 振蕩。對於沒有去耦電容器的放大器而言
，通常會出現穩定性低、瞬態響應差、啟動出現故障以及其它多種異常問題。

 

帶去耦合和不帶去耦合情況下的電流

 

 

dianyuanxianjidedianganjiangxianzhizantaidianliu。quoudianrongyuqijianfeichangjiejin，yincidianliulujingdedianganhenxiao。zaizantaiguochengzhong，gaidianrongqikezaifeichangduandeshijianneixiangqijiantigongchaodaliangdedianliu。weicaiyongquoudianrongdeqijianwufatigongzantaidianliu，yincifangdaqideneibujiedianhuixiachui（通常稱為幹擾）。無去耦電容的器件其內部電源幹擾會導致器件工作不連續
，原因是內部節點未獲得正確的偏置。

 

良好與糟糕 PCB 板麵布局的對比

 

除了使用去耦電容器外，還要在去耦電容器、dianyuanhejiediduanzhijiancaiqujiaoduandedizukanglianjie。jianglianghaodequouhebanmianbujuyuzaogaodebujujinxingleduibi。yingshizhongchangshizherangquouhelianjiebaochijiaoduandejuli

，tongshibimianzaiquouhelujingzhongchuxiantongkong

，yuanyinshitongkonghuizengjiadiangan。dabufenchanpinshuomingshudouhuigeichuquouhedianrongqidetuijianzhi。ruguomeiyougeichu，zekeyishiyong 0.1uF。

 

 

PCB布局時去耦電容擺放

 

對(dui)於(yu)電(dian)容(rong)的(de)安(an)裝(zhuang)
，首(shou)先(xian)要(yao)提(ti)到(dao)的(de)就(jiu)是(shi)安(an)裝(zhuang)距(ju)離(li)。容(rong)值(zhi)最(zui)小(xiao)的(de)電(dian)容(rong)，有(you)最(zui)高(gao)的(de)諧(xie)振(zhen)頻(pin)率(lv)
，去(qu)耦(ou)半(ban)徑(jing)最(zui)小(xiao)
，因(yin)此(ci)放(fang)在(zai)最(zui)靠(kao)近(jin)芯(xin)片(pian)的(de)位(wei)置(zhi)。容(rong)值(zhi)稍(shao)大(da)些(xie)的(de)可(ke)以(yi)距(ju)離(li)稍(shao)遠(yuan)，最(zui)外(wai)層(ceng)放(fang)置(zhi)容(rong)值(zhi)最(zui)大(da)的(de)。但(dan)是(shi)


，所(suo)有(you)對(dui)該(gai)芯(xin)片(pian)去(qu)耦(ou)的(de)電(dian)容(rong)都(dou)盡(jin)量(liang)靠(kao)近(jin)芯(xin)片(pian)。

 

下麵的圖1就是一個擺放位置的例子。本例中的電容等級大致遵循10倍等級關係。

 

 

還hai有you一yi點dian要yao注zhu意yi，在zai放fang置zhi時shi，最zui好hao均jun勻yun分fen布bu在zai芯xin片pian的de四si周zhou
，對dui每mei一yi個ge容rong值zhi等deng級ji都dou要yao這zhe樣yang。通tong常chang芯xin片pian在zai設she計ji的de時shi候hou就jiu考kao慮lv到dao了le電dian源yuan和he地di引yin腳jiao的de排pai列lie位wei置zhi，一yi般ban都dou是shi均jun勻yun分fen布bu在zai芯xin片pian的de四si個ge邊bian上shang的de。因yin此ci，電dian壓ya擾rao動dong在zai芯xin片pian的de四si周zhou都dou存cun在zai，去qu耦ou也ye必bi須xu對dui整zheng個ge芯xin片pian所suo在zai區qu域yu均jun勻yun去qu耦ou。如ru果guo把ba上shang圖tu中zhong的de680pF電容都放在芯片的上部
，由於存在去耦半徑問題，那麼就不能對芯片下部的電壓擾動很好的去耦。

 

電容的安裝

 

在安裝電容時

，要從焊盤拉出一小段引出線，然後通過過孔和電源平麵連接，接地端也是同樣。這樣流經電容的電流回路為：電源平麵->過孔->引出線->焊盤->電容->焊盤->引出線->過孔->地平麵，圖2直觀的顯示了電流的回流路徑。

 

 

第一種方法從焊盤引出很長的引出線然後連接過孔

，這會引入很大的寄生電感，一定要避免這樣做
，這是最糟糕的安裝方式。

 

第二種方法在焊盤的兩個端點緊鄰焊盤打孔，比第一種方法路麵積小得多，寄生電感也較小，可以接受。

 

第三種在焊盤側麵打孔，進一步減小了回路麵積，寄生電感比第二種更小，是比較好的方法。

 

disizhongzaihanpanliangcedoudakong，hedisanzhongfangfaxiangbi，xiangdangyudianrongmeiyiduandoushitongguoguokongdebinglianjierudianyuanpingmianhedipingmian

，bidisanzhongjishengdiangangengxiao

，zhiyaokongjianyunxu，jinliangyongzhezhongfangfa。

 

最後一種方法在焊盤上直接打孔，寄生電感最小，但是焊接是可能會出現問題，是否使用要看加工能力和方式。

 

推薦使用第三種和第四種方法。

 

需要強調一點：有you些xie工gong程cheng師shi為wei了le節jie省sheng空kong間jian，有you時shi讓rang多duo個ge電dian容rong使shi用yong公gong共gong過guo孔kong
，任ren何he情qing況kuang下xia都dou不bu要yao這zhe樣yang做zuo。最zui好hao想xiang辦ban法fa優you化hua電dian容rong組zu合he的de設she計ji，減jian少shao電dian容rong數shu量liang。

 

由於印製線越寬，電感越小，從焊盤到過孔的引出線盡量加寬，如果可能，盡量和焊盤寬度相同。這樣即使是0402封裝的電容，你也可以使用20mil寬的引出線。引出線和過孔安裝如圖4所示
，注意圖中的各種尺寸。

 

 

 

推薦閱讀：